公开(公告)号：CN114548025B

公开(公告)日：2024-09-10

申请号：CN202210266806.X

申请日：2022-03-17

申请人： 湘潭大学

发明人： 唐明华 ,  秦翔宇 ,  李刚 ,  燕少安 ,  肖永光 ,  李正

IPC分类号： G06F30/396 ,  G06F30/392 ,  G06F30/398 ,  G06F117/10

摘要： 本发明公开了一种解决物理设计长线时序延迟的自动化脚本编写及使用方法，其特征在于，包括以下步骤：设置逻辑连接脚本；设置主脚本；在floorplan阶段找出待优化的时序违例路径；根据待优化的时序违例路径的信息，设置起始点、终点、拐点的参数；基于逻辑连接脚本和主脚本，根据不同的设计工艺，更换缓冲器BUF、反相器INV的标准单元参数的设置，更换插入缓冲器BUF、反相器INV的横纵向距离的设置，选择所需要的参数；在布局布线前，在布局布线PR工具里完成优化。本发明应用于芯片数字物理设计布局布线阶段，以解决先进工艺下越来越大的线延迟带来的影响，针对物理层面上的长路径，使线延迟最低。

公开(公告)号：CN114548025A

公开(公告)日：2022-05-27

申请号：CN202210266806.X

申请日：2022-03-17

申请人： 湘潭大学

发明人： 唐明华 ,  秦翔宇 ,  李刚 ,  燕少安 ,  肖永光 ,  李正

IPC分类号： G06F30/396 ,  G06F30/392 ,  G06F30/398 ,  G06F117/10

摘要： 本发明公开了一种解决物理设计长线时序延迟的自动化脚本编写及使用方法，其特征在于，包括以下步骤：设置逻辑连接脚本；设置主脚本；在floorplan阶段找出待优化的时序违例路径；根据待优化的时序违例路径的信息，设置起始点、终点、拐点的参数；基于逻辑连接脚本和主脚本，根据不同的设计工艺，更换缓冲器BUF、反相器INV的标准单元参数的设置，更换插入缓冲器BUF、反相器INV的横纵向距离的设置，选择所需要的参数；在布局布线前，在布局布线PR工具里完成优化。本发明应用于芯片数字物理设计布局布线阶段，以解决先进工艺下越来越大的线延迟带来的影响，针对物理层面上的长路径，使线延迟最低。