多通道高速串行总线发送端并行端口同步方法及电路

    公开(公告)号:CN108449086B

    公开(公告)日:2021-11-16

    申请号:CN201810160846.X

    申请日:2018-02-27

    IPC分类号: H03L7/181

    摘要: 本发明涉及一种多通道高速串行总线中发送端并行端口同步方法、电路和芯片。现有技术中,通常利用缓存实现并行端口同步,而缓存往往会占用较多的芯片面积,增加成本。本发明所述的电路/芯片仅用了数个逻辑门,配合自动的相位检测,在实际工作过程中动态调整并行时钟相位实现端口同步。采用本发明所述的方法、电路和芯片,同时解决了并行端口同步和跨时钟域的问题,避免了使用缓存器,减少了资源开销和链路延迟,在实际工作过程中自动调节时钟之间的相位关系,保证系统不受电压、温度和工艺偏差的影响。

    一种多通道高速串行总线发送端并行端口同步方法、电路及芯片

    公开(公告)号:CN108449086A

    公开(公告)日:2018-08-24

    申请号:CN201810160846.X

    申请日:2018-02-27

    IPC分类号: H03L7/181

    CPC分类号: H03L7/181

    摘要: 本发明涉及一种多通道高速串行总线中发送端并行端口同步方法、电路和芯片。现有技术中,通常利用缓存实现并行端口同步,而缓存往往会占用较多的芯片面积,增加成本。本发明所述的电路/芯片仅用了数个逻辑门,配合自动的相位检测,在实际工作过程中动态调整并行时钟相位实现端口同步。采用本发明所述的方法、电路和芯片,同时解决了并行端口同步和跨时钟域的问题,避免了使用缓存器,减少了资源开销和链路延迟,在实际工作过程中自动调节时钟之间的相位关系,保证系统不受电压、温度和工艺偏差的影响。