-
公开(公告)号：CN108415505A
公开(公告)日：2018-08-17
申请号：CN201810208414.1
申请日：2013-08-19
申请人： 瑞萨电子株式会社
CPC分类号： G05F3/205 , G05F3/24 , H01L27/0207 , H01L27/0629 , H01L29/0653 , H03F1/523 , H03F3/45179 , H03F3/45188 , H03F3/45632 , H04L25/0272 , H04L25/028
摘要： 本发明公开了一种差动输出电路及半导体器件。一种可使用较低耐压的晶体管来实现高可靠性的电路。该电路包括：由分别接收互为反相的输入信号(IN、INB)的第1及第2晶体管(MN1、MN2)构成的差动对；分别与第1及第2晶体管级联且与第1及第2晶体管为同一导电型的第3及第4晶体管(MN3、MN4)；与第3及第4晶体管各自的漏极连接的第1及第2输出端子(OUTB、OUT)；以及将第1及第2输出端子各自电位的中间电位进行分压并供给至第3及第4晶体管的栅极的分压电路(10)。
-
公开(公告)号：CN103684294B
公开(公告)日：2018-04-13
申请号：CN201310364400.6
申请日：2013-08-19
申请人： 瑞萨电子株式会社
IPC分类号： H03F3/45
CPC分类号： G05F3/205 , G05F3/24 , H01L27/0207 , H01L27/0629 , H01L29/0653 , H03F1/523 , H03F3/45179 , H03F3/45188 , H03F3/45632 , H04L25/0272 , H04L25/028
摘要： 本发明公开了一种差动输出电路及半导体器件。一种可使用较低耐压的晶体管来实现高可靠性的电路。该电路包括：由分别接收互为反相的输入信号(IN、INB)的第1及第2晶体管(MN1、MN2)构成的差动对；分别与第1及第2晶体管级联且与第1及第2晶体管为同一导电型的第3及第4晶体管(MN3、MN4)；与第3及第4晶体管各自的漏极连接的第1及第2输出端子(OUTB、OUT)；以及将第1及第2输出端子各自电位的中间电位进行分压并供给至第3及第4晶体管的栅极的分压电路(10)。
-
公开(公告)号：CN108415505B
公开(公告)日：2020-06-19
申请号：CN201810208414.1
申请日：2013-08-19
申请人： 瑞萨电子株式会社
摘要： 本发明公开了一种差动输出电路及半导体器件。一种可使用较低耐压的晶体管来实现高可靠性的电路。该电路包括：由分别接收互为反相的输入信号(IN、INB)的第1及第2晶体管(MN1、MN2)构成的差动对；分别与第1及第2晶体管级联且与第1及第2晶体管为同一导电型的第3及第4晶体管(MN3、MN4)；与第3及第4晶体管各自的漏极连接的第1及第2输出端子(OUTB、OUT)；以及将第1及第2输出端子各自电位的中间电位进行分压并供给至第3及第4晶体管的栅极的分压电路(10)。
-
公开(公告)号：CN103684294A
公开(公告)日：2014-03-26
申请号：CN201310364400.6
申请日：2013-08-19
申请人： 瑞萨电子株式会社
IPC分类号： H03F3/45
CPC分类号： G05F3/205 , G05F3/24 , H01L27/0207 , H01L27/0629 , H01L29/0653 , H03F1/523 , H03F3/45179 , H03F3/45188 , H03F3/45632 , H04L25/0272 , H04L25/028
摘要： 本发明公开了一种差动输出电路及半导体器件。一种可使用较低耐压的晶体管来实现高可靠性的电路。该电路包括：由分别接收互为反相的输入信号(IN、INB)的第1及第2晶体管(MN1、MN2)构成的差动对；分别与第1及第2晶体管级联且与第1及第2晶体管为同一导电型的第3及第4晶体管(MN3、MN4)；与第3及第4晶体管各自的漏极连接的第1及第2输出端子(OUTB、OUT)；以及将第1及第2输出端子各自电位的中间电位进行分压并供给至第3及第4晶体管的栅极的分压电路(10)。
-
-
-
搜索结果
4 条记录 (耗时 0.03 秒)
