公开(公告)号：CN104346251A

公开(公告)日：2015-02-11

申请号：CN201410389936.8

申请日：2014-08-08

Applicant: 瑞萨电子株式会社

Inventor： 山田弘道 ,  金川信康 ,  山田勉 ,  萩原今朝巳 ,  石黑雄一 ,  安增贵志 ,  福田和良 ,  中田善之

IPC: G06F11/26

CPC classification number: G06F11/1497

Abstract: 提供了一种具有故障检测功能的微控制器，其中在没有使程序复杂化的情况下实现了通过程序的双工处理。外围电路设置有寄存器并且基于命令执行处理。通过访问寄存器的同一程序，中央处理单元两次执行处理。双工访问控制电路被配置有外围总线访问单元、缓冲器和比较器单元。在第一程序执行中，外围总线访问单元控制由中央处理单元对寄存器的访问。在第一程序执行中，缓冲器将访问信息存储到寄存器。比较器单元将第二程序执行中的访问信息与存储在访问信息存储单元中的访问信息进行比较。在不一致的情况下，错误信号被输出到中央处理单元。

公开(公告)号：CN103676927A

公开(公告)日：2014-03-26

申请号：CN201310441456.7

申请日：2013-09-18

Applicant: 瑞萨电子株式会社

Inventor： 山田弘道 ,  山田勉 ,  金川信康 ,  萩原今朝巳 ,  石黑雄一 ,  安增贵志 ,  福田和良 ,  中田善之

IPC: G05B23/02

CPC classification number: G06F11/2215 ,  G06F11/07 ,  G06F11/141

Abstract: 本发明各实施方式总体上涉及半导体集成电路器件及微控制器。具体地，本发明的各实施方式用于解决微控制器的故障检测中出现相同故障的问题。微控制器具有CPU和数据访问控制电路。数据访问控制电路执行两种类型的访问：单独访问，其中CPU的数据访问针对每个线程执行，以及共享访问，其中CPU的数据访问通过执行两个线程执行。数据访问控制电路通过在共享访问中由执行两个线程生成的命令和地址之间分别进行比较来检测CPU的故障。

公开(公告)号：CN105094007B

公开(公告)日：2019-04-09

申请号：CN201510262608.6

申请日：2015-05-21

Applicant: 瑞萨电子株式会社

Inventor： 金川信康 ,  有光仁 ,  安增贵志 ,  松山英树

IPC: G05B19/042

Abstract: 本发明涉及微控制器以及使用该微控制器的电子控制装置。本发明提供了一种微控制器，在不进行存储器冗余化从而抑制芯片面积增加的情况下，该微控制器即使在故障时也能继续操作。该微控制器包括并行地执行相同的处理的三个以上的处理器和存储器装置。该存储器装置包括：具有没有冗余化的存储区域的存储垫、地址选择部、数据选择部和故障恢复部。地址选择部基于在通过处理器访问时发布的三个以上的地址来选择在存储垫中的存储区域。数据输出部从通过地址选择部选择的存储垫中的存储区域读取数据。故障恢复部校正或屏蔽在存储垫、地址选择部和数据输出部中出现的预定数目以下的故障。

公开(公告)号：CN105094007A

公开(公告)日：2015-11-25

申请号：CN201510262608.6

申请日：2015-05-21

Applicant: 瑞萨电子株式会社

Inventor： 金川信康 ,  有光仁 ,  安增贵志 ,  松山英树

IPC: G05B19/042

CPC classification number: G06F11/2053 ,  G06F11/1616 ,  G06F11/1641 ,  G06F11/165 ,  G06F11/183 ,  G06F11/187 ,  G06F2201/85 ,  G05B19/042 ,  G05B2219/25257

Abstract: 本发明涉及微控制器以及使用该微控制器的电子控制装置。本发明提供了一种微控制器，在不进行存储器冗余化从而抑制芯片面积增加的情况下，该微控制器即使在故障时也能继续操作。该微控制器包括并行地执行相同的处理的三个以上的处理器和存储器装置。该存储器装置包括：具有没有冗余化的存储区域的存储垫、地址选择部、数据选择部和故障恢复部。地址选择部基于在通过处理器访问时发布的三个以上的地址来选择在存储垫中的存储区域。数据输出部从通过地址选择部选择的存储垫中的存储区域读取数据。故障恢复部校正或屏蔽在存储垫、地址选择部和数据输出部中出现的预定数目以下的故障。