公开(公告)号：CN115617398B

公开(公告)日：2024-07-30

申请号：CN202211332283.0

申请日：2022-10-28

申请人： 电子科技大学

发明人： 许波 ,  白利兵 ,  蒋乐平 ,  邹松庭 ,  陈凯 ,  罗吉林 ,  钟乔

IPC分类号： G06F9/30

摘要： 本发明公开了一种基于FPGA的实时可重构分数阶计算系统，输入数据经数据预处理模块归一化并转换为单精度浮点数后，控制模块接收用户设置的二项式系数理论计算参数和二项式系数分段线性拟合参数，控制二项式系数拟合模块计算二项式系数并进行分段线性拟合，根据拟合结果对固定窗口长度计算模块和分段线性函数计算模块所需的配置参数并进行配置，配置完毕后启动固定窗口长度计算模块和分段线性函数计算模块进行分数阶运算，得到输入数据的分数阶计算结果。本发明基于带误差补偿的固定窗口(FWL)和多段线性函数(PWL)，在FPGA平台上实现实时可重构的分数阶计算系统，在节约资源的同时，保证分数阶计算的精度和效率。

公开(公告)号：CN115496080A

公开(公告)日：2022-12-20

申请号：CN202211332314.2

申请日：2022-10-28

申请人： 电子科技大学

发明人： 许波 ,  陈凯 ,  蒋乐平 ,  邹松庭 ,  罗吉林 ,  钟乔 ,  韩文强

IPC分类号： G06G7/16 ,  G06G7/14

摘要： 本发明公开了一种FPGA资源高效利用的可重构分数阶计算系统，输入数据经数据预处理模块归一化并转换为单精度浮点数后，控制模块接收用户设置的二项式系数理论计算参数和二项式系数分段线性拟合参数，控制二项式系数拟合模块计算二项式系数并进行分段线性拟合，根据拟合结果对固定窗口长度计算模块和分段线性函数计算模块所需的配置参数并进行配置，配置完毕后启动固定窗口长度计算模块和分段线性函数计算模块进行分数阶运算，得到输入数据的分数阶计算结果。本发明基于带误差补偿的固定窗口(FWL)和多段线性函数(PWL)，在FPGA平台上实现实时可重构的分数阶计算系统，在提高FPGA资源利用效率的同时，保证分数阶计算的精度和效率。

公开(公告)号：CN115617398A

公开(公告)日：2023-01-17

申请号：CN202211332283.0

申请日：2022-10-28

申请人： 电子科技大学

发明人： 许波 ,  白利兵 ,  蒋乐平 ,  邹松庭 ,  陈凯 ,  罗吉林 ,  钟乔

IPC分类号： G06F9/30

摘要： 本发明公开了一种基于FPGA的实时可重构分数阶计算系统，输入数据经数据预处理模块归一化并转换为单精度浮点数后，控制模块接收用户设置的二项式系数理论计算参数和二项式系数分段线性拟合参数，控制二项式系数拟合模块计算二项式系数并进行分段线性拟合，根据拟合结果对固定窗口长度计算模块和分段线性函数计算模块所需的配置参数并进行配置，配置完毕后启动固定窗口长度计算模块和分段线性函数计算模块进行分数阶运算，得到输入数据的分数阶计算结果。本发明基于带误差补偿的固定窗口(FWL)和多段线性函数(PWL)，在FPGA平台上实现实时可重构的分数阶计算系统，在节约资源的同时，保证分数阶计算的精度和效率。