-
-
公开(公告)号：CN102571065A
公开(公告)日：2012-07-11
申请号：CN201110294880.4
申请日：2011-09-28
申请人： 索尼公司
IPC分类号： H03K19/0185 , G09G3/36
CPC分类号： H03K19/018521
摘要： 一种电平转换电路包括电平转换部分和偏压部分。该电平转换部分包括至少第一到第四n型场效应晶体管和第一及第二p型场效应晶体管。所述偏压部分包括第五n型场效应晶体管、包括至少一个电阻元件的电压降部分、以及具有连接到比第一电压高的电压的电压源的电源侧端子的电流源。该偏压部分产生比第一电压高了第一和第二n型场效应晶体管的阈值电压的偏压、或者比第一电压高并且比电阻元件的一端侧的阈值电压低的偏压，并将该偏压提供给电平转换部分中的第一和第二n型场效应晶体管的栅极。
-
-
公开(公告)号：CN102571065B
公开(公告)日：2015-11-18
申请号：CN201110294880.4
申请日：2011-09-28
申请人： 索尼公司
IPC分类号： H03K19/0185 , G09G3/36
CPC分类号： H03K19/018521
摘要： 一种电平转换电路包括电平转换部分和偏压部分。该电平转换部分包括至少第一到第四n型场效应晶体管和第一及第二p型场效应晶体管。所述偏压部分包括第五n型场效应晶体管、包括至少一个电阻元件的电压降部分、以及具有连接到比第一电压高的电压的电压源的电源侧端子的电流源。该偏压部分产生比第一电压高了第一和第二n型场效应晶体管的阈值电压的偏压、或者比第一电压高并且比电阻元件的一端侧的阈值电压低的偏压，并将该偏压提供给电平转换部分中的第一和第二n型场效应晶体管的栅极。
-
公开(公告)号：CN101930706A
公开(公告)日：2010-12-29
申请号：CN201010208328.4
申请日：2010-06-18
申请人： 索尼公司
CPC分类号： G09G3/3688 , G09G3/3696 , G09G2310/0291 , H04N5/70
摘要： 一种信号线驱动电路包括输出缓冲器部分，该输出缓冲器部分被配置为放大用于驱动信号线的输入数据以便产生正极性信号电压以及负极性信号电压，并且该输出缓冲器部分将所述正极性信号电压以及所述负极性信号电压选择性地提供给由所述信号线的第一信号线和所述信号线的第二信号线组成的信号线对，所述输出缓冲器部分采用：正极性运算跨导放大器；负极性运算跨导放大器；第一输出部分；第二输出部分；以及开关组。
-
公开(公告)号：CN108369821A
公开(公告)日：2018-08-03
申请号：CN201680071829.8
申请日：2016-10-31
申请人： 索尼公司
CPC分类号： G11C27/026 , G09G3/20 , G09G2310/0294 , G11C27/02
摘要： 根据本公开的采样保持电路设置有：差分对，包括第一MOS晶体管和第二MOS晶体管，第一MOS晶体管和第二MOS晶体管各自具有连接至指定节点的源极端子，并且第一MOS晶体管的栅极端子接收输入信号；电容器，连接至第二MOS晶体管的栅极端子，并且采样保持输入信号；开关晶体管，具有连接至电容器的源极端子和第二MOS晶体管的栅极端子，并且当施加指定接通电压时使电容器采样保持输入信号；以及接通电压控制晶体管，当采样保持输入信号时将开关晶体管的栅极端子连接至指定节点。
-
公开(公告)号：CN101930706B
公开(公告)日：2013-03-27
申请号：CN201010208328.4
申请日：2010-06-18
申请人： 索尼公司
CPC分类号： G09G3/3688 , G09G3/3696 , G09G2310/0291 , H04N5/70
摘要： 一种信号线驱动电路包括输出缓冲器部分，该输出缓冲器部分被配置为放大用于驱动信号线的输入数据以便产生正极性信号电压以及负极性信号电压，并且该输出缓冲器部分将所述正极性信号电压以及所述负极性信号电压选择性地提供给由所述信号线的第一信号线和所述信号线的第二信号线组成的信号线对，所述输出缓冲器部分采用：正极性运算跨导放大器；负极性运算跨导放大器；第一输出部分；第二输出部分；以及开关组。
-
公开(公告)号：CN108369821B
公开(公告)日：2022-04-29
申请号：CN201680071829.8
申请日：2016-10-31
申请人： 索尼公司
摘要： 根据本公开的采样保持电路设置有：差分对，包括第一MOS晶体管和第二MOS晶体管，第一MOS晶体管和第二MOS晶体管各自具有连接至指定节点的源极端子，并且第一MOS晶体管的栅极端子接收输入信号；电容器，连接至第二MOS晶体管的栅极端子，并且采样保持输入信号；开关晶体管，具有连接至电容器的源极端子和第二MOS晶体管的栅极端子，并且当施加指定接通电压时使电容器采样保持输入信号；以及接通电压控制晶体管，当采样保持输入信号时将开关晶体管的栅极端子连接至指定节点。
-
公开(公告)号：CN104753505A
公开(公告)日：2015-07-01
申请号：CN201410805661.1
申请日：2014-12-19
申请人： 索尼公司
CPC分类号： H03K5/2481 , G09G3/2014 , G09G3/32 , G09G3/3233 , G09G2310/0297 , G09G2310/066 , G09G2370/08 , H04N5/3765 , H04N5/378
摘要： 本公开涉及比较器电路及其控制方法、A/D转换电路和显示装置。一比较器电路，包括：差动电路部，检测两个输入信号之间的差异；电流供应部，其将电流供应至差动电路部；以及控制部，其检测差动电路部的操作定时并且根据其检测结果控制通过电流供应部供应到差动电路部的电流。
-
公开(公告)号：CN103971633A
公开(公告)日：2014-08-06
申请号：CN201410041541.9
申请日：2014-01-28
申请人： 索尼公司
IPC分类号： G09G3/32
CPC分类号： G09G3/3258 , G09G3/3266 , G09G2300/0814 , G09G2300/0866 , G09G2310/0218
摘要： 本发明公开了显示单元、显示单元的驱动方法和控制脉冲生成装置。所述显示单元包括具有像素的像素组。每个所述像素包括发光部和驱动电路。所述像素组被分成P个像素块。所述显示单元被构造用来使从构成所述P个像素块的第一个像素块内的各个像素的所述发光部到构成所述P个像素块的第P个像素块内的各个像素的所述发光部顺序地以像素块为单位一起发光，且当构成所述P个像素块的一部分像素块内的各个像素的所述发光部发光时，被构造用来使构成所述P个像素块的剩余的像素块内的各个像素的所述发光部不能发光。根据本发明，每个所述显示单元中的每个像素的发光期间和发光时序都得以最优化。
-
-
-
-
-
-
-
-
-
搜索结果
13 条记录 (耗时 0.024 秒)
