-
公开(公告)号：CN103701438A
公开(公告)日：2014-04-02
申请号：CN201310453059.1
申请日：2013-09-26
Applicant: 美国亚德诺半导体公司
CPC classification number: H03H7/06 , H03B27/00 , H03H7/20 , H03H7/21 , H03H11/22 , H03H2007/0192 , H04L7/0025 , H04L7/033
Abstract: 本发明提供用于正交时钟信号产生的装置和方法。在某些实施中，正交时钟信号产生器包括正弦整形滤波器和多相滤波器。所述正弦整形滤波器可接收输入时钟信号，如方波或矩形波，并且可对所述输入时钟信号进行滤波以产生正弦型时钟信号。此外，所述多相滤波器可使用所述正弦型时钟信号以产生同相（I）和正交相（Q）时钟信号，其可具有约九十度的相差。在某些配置中，由所述多相滤波器产生的所述同相和正交相时钟信号可被缓冲电路缓冲以产生适合使用于时钟和数据恢复（CDR）系统中的同相和正交相正弦型参考时钟信号。
-
公开(公告)号：CN116325513A
公开(公告)日：2023-06-23
申请号：CN202180069758.9
申请日：2021-12-07
Applicant: 美国亚德诺半导体公司
IPC: H03L7/099
Abstract: 本文提供了用于控制和校准外部振荡器的设备和方法。在某些实施例中，电子振荡器系统包括半导体管芯和在半导体管芯外部的可控振荡器。可控振荡器的振荡频率由第一变容管和第二变容管调谐。半导体管芯包括锁相环(PLL)和校准电路，锁相环通过控制第一变容管为可控振荡器提供精细调谐，校准电路通过控制第二变容管向可控振荡器提供粗调。
-
Patent Agency Ranking
公开(公告)号：CN114614800A
公开(公告)日：2022-06-10
申请号：CN202111487617.7
申请日：2021-12-08
Applicant: 美国亚德诺半导体公司
Inventor： J·肯尼
IPC: H03K5/19
Abstract: 本公开涉及用于在电流积分相位内插器中测量转换速率的技术。描述了一种设备，该设备包括具有可编程偏置电流的电流积分相位内插器核心；反相器电路，耦合至该电流积分相位内插器核心的输出以用于从其接收包含周期性锯齿波形的信号；数字模拟(D/A)转换器，用于设定反相器电路的输入共模电压；占空比测量(DCM)电路，用于测量从反相器电路输出的时钟信号的占空比失真(DCD)；以及电路，用于计算时钟信号的DCD的第一状态与时钟信号的DCD的第二状态之间的差值，该第一状态对应于反相器电路被设为高压的输入共模电压，该第二状态对应于反相器电路被设为低压的输入共模电压。
-
公开(公告)号：CN105786746B
公开(公告)日：2019-09-17
申请号：CN201610013816.7
申请日：2016-01-11
Applicant: 美国亚德诺半导体公司
Abstract: 提供了用于时钟和数据恢复(CDR)的装置和方法。在某些配置中，第一CDR电路捕获来自第一通道上接收的第一输入数据流的数据和边沿样本。数据和边沿样本用于产生主相位信号，它用于控制用于捕获数据样本的第一数据采样时钟信号的相位。另外，第一CDR电路基于主相位信号随时间的变化产生主相位误差信号，将主相位误差信号至少转发到第二CDR电路。第二CDR电路处理主相位误差信号以产生用于控制用于捕获来自第二通道上接收的第二输入数据流的数据样本的第二数据采样时钟信号的相位的从相位信号。
-
公开(公告)号：CN105786746A
公开(公告)日：2016-07-20
申请号：CN201610013816.7
申请日：2016-01-11
Applicant: 美国亚德诺半导体公司
Abstract: 提供了用于时钟和数据恢复(CDR)的装置和方法。在某些配置中，第一CDR电路捕获来自第一通道上接收的第一输入数据流的数据和边沿样本。数据和边沿样本用于产生主相位信号，它用于控制用于捕获数据样本的第一数据采样时钟信号的相位。另外，第一CDR电路基于主相位信号随时间的变化产生主相位误差信号，将主相位误差信号至少转发到第二CDR电路。第二CDR电路处理主相位误差信号以产生用于控制用于捕获来自第二通道上接收的第二输入数据流的数据样本的第二数据采样时钟信号的相位的从相位信号。
-
公开(公告)号：CN103701438B
公开(公告)日：2016-07-06
申请号：CN201310453059.1
申请日：2013-09-26
Applicant: 美国亚德诺半导体公司
CPC classification number: H03H7/06 , H03B27/00 , H03H7/20 , H03H7/21 , H03H11/22 , H03H2007/0192 , H04L7/0025 , H04L7/033
Abstract: 提供用于正交时钟信号产生的装置和方法。在某些实施中，正交时钟信号产生器包括正弦整形滤波器和多相滤波器。所述正弦整形滤波器可接收输入时钟信号，如方波或矩形波，并且可对所述输入时钟信号进行滤波以产生正弦型时钟信号。此外，所述多相滤波器可使用所述正弦型时钟信号以产生同相（I）和正交相（Q）时钟信号，其可具有约九十度的相差。在某些配置中，由所述多相滤波器产生的所述同相和正交相时钟信号可被缓冲电路缓冲以产生适合使用于时钟和数据恢复（CDR）系统中的同相和正交相正弦型参考时钟信号。
-
公开(公告)号：CN216414276U
公开(公告)日：2022-04-29
申请号：CN202122723326.5
申请日：2021-11-09
Applicant: 美国亚德诺半导体公司
Inventor： J·肯尼
Abstract: 本公开涉及延迟电路和延迟系统。本文公开具有毛刺抑制的可编程延迟线和控制方法。特别地，可编程延迟线可以包括基于输入信号(通常是输入信号的边缘)的触发事件触发的锁存器。可编程延迟线可以包括耦合在电容器和晶体管子组件与锁存器之间的一个或多个锁存器，其中锁存器引起触发事件到达电容器和晶体管子组件与锁存器的时间之间的延迟。延迟可以防止锁存器在输入信号的边沿到达电容器和晶体管子组件的同时更新，这可以抑制可能导致操作错误的毛刺。
-
-
-
-
-
-
Search Results
7
records
(took 0.024 seconds)
