半导体存储装置的布局
    1.
    发明公开

    公开(公告)号:CN116312687A

    公开(公告)日:2023-06-23

    申请号:CN202111571043.1

    申请日:2021-12-21

    IPC分类号: G11C11/41 G11C11/419

    摘要: 本发明公开一种半导体存储装置的布局,包括基底以及三元内容可寻址存储器。三元内容可寻址存储器设置在基底上并包括多个三元内容可寻址存储器位单元,且其中至少两个沿着一对称轴呈镜像对称,其中各三元内容可寻址存储器位单元包括分别电连接至两条字线的两个存储单元,以及电连接至该些存储单元的逻辑电路。逻辑电路包括两个第一读取晶体管,以及两个第二读取晶体管,各第二读取晶体管包括栅极以及两个源极/漏极区,第二读取晶体管的源极/漏极区分别电连接至两条匹配线以及第一读取晶体管,其中,字线平行地设置于匹配线之间。

    用于三态内容寻址存储器的控制电路

    公开(公告)号:CN110729013A

    公开(公告)日:2020-01-24

    申请号:CN201810777449.7

    申请日:2018-07-16

    IPC分类号: G11C15/04

    摘要: 本发明公开一种用于三态内容寻址存储器的控制电路。该三态内容寻址存储器的控制电路包括第一逻辑单元及第二逻辑单元。第一逻辑单元耦接于第一存储单元、第二存储单元、第一查找线、第二查找线,参考电压端及匹配线。第二逻辑单元耦接于所述第一存储单元、所述第二存储单元、所述第一查找线、所述第二查找线、第一供电线及第二供电线。当所述第一查找线及所述第二查找线的电压匹配于所述第一存储单元及所述第二存储单元的电压时,所述第二逻辑单元提供路径使所述第一供电线电性连接于所述第二供电线。

    静态随机存取存储器结构

    公开(公告)号:CN110544499B

    公开(公告)日:2021-07-13

    申请号:CN201810523016.9

    申请日:2018-05-28

    IPC分类号: G11C11/417

    摘要: 本发明公开一种静态随机存取存储器结构,其主要包含一第一反相器包含一第一下拉晶体管以及一第一上拉晶体管、一第二反相器包含一第二下拉晶体管以及一第二上拉晶体管、一第一传导晶体管耦接于该第一反相器以及一第二传导晶体管耦接于该第二反相器。其中第一反相器耦接于一第一穿隧磁阻(tunnel magnetoresistance,TMR)结构而第二反相器耦接于一第二穿隧磁阻结构。

    存储器元件以及其操作方法

    公开(公告)号:CN110047834B

    公开(公告)日:2021-06-29

    申请号:CN201810149189.9

    申请日:2018-02-13

    摘要: 本发明公开一种存储器元件以及其操作方法,该存储器元件包含第一区域,其中有多个氧化半导体静态随机存取存储器(OSSRAM)沿着第一方向排列,且各该OSSRAM包含有静态随机存取存储器(SRAM)以及至少一氧化半导体动态随机存取存储器(DOSRAM),该DOSRAM与该SRAM相连,其中各该DOSRAM都包含有氧化半导体栅极(OSG),各氧化半导体栅极沿着第二方向延伸,该第二方向与该第一方向互相垂直,以及氧化半导体通道区沿着该第一方向延伸,氧化半导体栅极连接线沿着该第一方向延伸,连接各该氧化半导体栅极,以及字符线、Vcc连接线以及Vss连接线,都沿着该第一方向延伸,并且与各OSSRAM中的各SRAM相连。

    静态随机存取存储器结构

    公开(公告)号:CN110544499A

    公开(公告)日:2019-12-06

    申请号:CN201810523016.9

    申请日:2018-05-28

    IPC分类号: G11C11/417

    摘要: 本发明公开一种静态随机存取存储器结构,其主要包含一第一反相器包含一第一下拉晶体管以及一第一上拉晶体管、一第二反相器包含一第二下拉晶体管以及一第二上拉晶体管、一第一传导晶体管耦接于该第一反相器以及一第二传导晶体管耦接于该第二反相器。其中第一反相器耦接于一第一穿隧磁阻(tunnel magnetoresistance,TMR)结构而第二反相器耦接于一第二穿隧磁阻结构。

    存储器元件以及其操作方法

    公开(公告)号:CN110047834A

    公开(公告)日:2019-07-23

    申请号:CN201810149189.9

    申请日:2018-02-13

    摘要: 本发明公开一种存储器元件以及其操作方法,该存储器元件包含第一区域,其中有多个氧化半导体静态随机存取存储器(OSSRAM)沿着第一方向排列,且各该OSSRAM包含有静态随机存取存储器(SRAM)以及至少一氧化半导体动态随机存取存储器(DOSRAM),该DOSRAM与该SRAM相连,其中各该DOSRAM都包含有氧化半导体栅极(OSG),各氧化半导体栅极沿着第二方向延伸,该第二方向与该第一方向互相垂直,以及氧化半导体通道区沿着该第一方向延伸,氧化半导体栅极连接线沿着该第一方向延伸,连接各该氧化半导体栅极,以及字符线、Vcc连接线以及Vss连接线,都沿着该第一方向延伸,并且与各OSSRAM中的各SRAM相连。