-
公开(公告)号：CN101404503B
公开(公告)日：2010-06-02
申请号：CN200810003417.8
申请日：2008-01-11
申请人： 联发科技股份有限公司 , 汪重光
IPC分类号： H03M3/02
摘要： 本发明提供一种连续时间∑-Δ调制器及其补偿环路延迟的方法，该∑-Δ调制器包含一系列的积分器，量化器与环路延迟补偿电路。积分器串联连接，用以根据模拟输入信号产生模拟输出信号。量化器根据参考电压量化模拟输出信号，以产生数字输出信号，作为连续时间∑-Δ调制器的输出。环路延迟补偿电路，根据数字输出信号，调整量化器的参考电压，以补偿连续时间∑-Δ调制器的环路延迟。其中，该数字输出信号具有N个值，并且该环路延迟补偿电路包含N对1编码电路和参考电压选择电路。上述连续时间∑-Δ调制器，通过调整参考电压，补偿连续时间∑-Δ调制器环路延迟，从而降低了补偿环路延迟的成本及功率消耗。
-
公开(公告)号：CN101404503A
公开(公告)日：2009-04-08
申请号：CN200810003417.8
申请日：2008-01-11
申请人： 联发科技股份有限公司 , 汪重光
IPC分类号： H03M3/02
摘要： 本发明提供一种连续时间∑－Δ调制器及其补偿环路延迟的方法，该∑－Δ调制器包含一系列的积分器，量化器与环路延迟补偿电路。积分器串联连接，用以根据模拟输入信号产生模拟输出信号。量化器根据参考电压量化模拟输出信号，以产生数字输出信号，作为连续时间∑－Δ调制器的输出。环路延迟补偿电路，根据数字输出信号，调整量化器的参考电压，以补偿连续时间∑－Δ调制器的环路延迟。上述连续时间∑－Δ调制器，通过调整参考电压，补偿连续时间∑－Δ调制器环路延迟，从而降低了补偿环路延迟的成本及功率消耗。
-
公开(公告)号：CN111865310A
公开(公告)日：2020-10-30
申请号：CN202010291436.6
申请日：2020-04-14
申请人： 联发科技股份有限公司
IPC分类号： H03M1/12
摘要： 本发明提供了一种时间交错式模拟至数字转换器装置，其中，该时间交错式模拟至数字转换器装置包括随机数信号发生器、多个ADC和输出电路。随机数信号发生器被配置为产生随机数序列。多个ADC被配置为分别接收模拟输入信号以产生多个数字信号，以及，每个ADC还被配置为根据随机数序列产生选择信号。输出电路被配置为根据多个ADC产生的多个选择信号选择多个数字信号之一者，以产生数字输出信号。
-
公开(公告)号：CN107465412A
公开(公告)日：2017-12-12
申请号：CN201710407632.3
申请日：2017-06-02
申请人： 联发科技股份有限公司
IPC分类号： H03M3/00
摘要： 本发明提供了一种Δ-Σ调制器，用于对第一级输入进行数字转换。该Δ-Σ调制器包括：第一信号转换器、第二信号转换器和数字消除逻辑。第一信号转换器用于将所述第一级输入转换为第一转换输出，以及，对第一级量化误差进行整形，以产生第二级输入，其中，所述第一级输入和所述第二级输入是模拟信号。第二信号转换器用于将所述第二级输入转换为第二转换输出。数字消除逻辑，用于根据所述第一转换输出和所述第二转换输出产生数字输出。相应地，本发明还提供了一种模拟-数字转换器和信号转换方法。采用本发明，可以减少量化误差导致的副作用。
-
公开(公告)号：CN110022157B
公开(公告)日：2023-06-09
申请号：CN201811601663.3
申请日：2018-12-26
申请人： 联发科技股份有限公司
IPC分类号： H03M3/00
摘要： 本发明提供一种信号处理装置和Δ‑Σ调制器,信号处理装置包括多位元量化器，用于量化模拟输入以产生包括多个码段的多位元输出码，多个码段包括第一码段和第二码段，其中，该多位元量化器在完成该第一码段的确定之前完成该第二码段的确定；和处理电路，用于根据该多个码段分别产生多个数字输出，该多个数字输出包括从该第一码段衍生出来的第一数字输出和从该第二码段衍生出来的第二数字输出，其中，该处理电路在接收来自该多位元量化器的该第一码段之前接收来自该多位元量化器的该第二码段，以及，该第一数字输出与该第一码段之间的第一传递函数不同于该第二数字输出与该第二码段之间的第二传递函数。采用本发明，具有低延迟且系统稳定性好的优点。
-
公开(公告)号：CN107689794A
公开(公告)日：2018-02-13
申请号：CN201710630152.3
申请日：2017-07-28
申请人： 联发科技股份有限公司
IPC分类号： H03M3/00
CPC分类号： H03M3/426 , H03M1/00 , H03M1/066 , H03M1/12 , H03M3/30 , H03M3/428 , H03M3/436 , H03M3/454 , H03M3/344
摘要： 本发明提供Δ-Σ调制器，包括接收电路、回路滤波器模块、量化器、Δ-Σ截断器、数字滤波器模块和输出电路。接收电路用于接收输入信号和反馈信号，以产生求和信号。回路滤波器模块用于对求和信号进行滤波，以产生滤波求和信号。量化器用于根据滤波求和信号产生第一数字信号。Δ-Σ截断器用于截断第一数字信号，以产生第二数字信号。数字滤波器模块用于分别对第一数字信号和第二数字信号进行滤波，以产生滤波后的第一数字信号和滤波后的第二数字信号。输出电路用于根据滤波后的第一数字信号和滤波后的第二数字信号产生输出信号。本发明还提供了一种用于Δ-Σ调制器的方法，可以有效地减少泄漏误差。
-
公开(公告)号：CN107689794B
公开(公告)日：2021-06-22
申请号：CN201710630152.3
申请日：2017-07-28
申请人： 联发科技股份有限公司
IPC分类号： H03M3/00
摘要： 本发明提供Δ‑Σ调制器，包括接收电路、回路滤波器模块、量化器、Δ‑Σ截断器、数字滤波器模块和输出电路。接收电路用于接收输入信号和反馈信号，以产生求和信号。回路滤波器模块用于对求和信号进行滤波，以产生滤波求和信号。量化器用于根据滤波求和信号产生第一数字信号。Δ‑Σ截断器用于截断第一数字信号，以产生第二数字信号。数字滤波器模块用于分别对第一数字信号和第二数字信号进行滤波，以产生滤波后的第一数字信号和滤波后的第二数字信号。输出电路用于根据滤波后的第一数字信号和滤波后的第二数字信号产生输出信号。本发明还提供了一种用于Δ‑Σ调制器的方法，可以有效地减少泄漏误差。
-
公开(公告)号：CN107465412B
公开(公告)日：2021-04-02
申请号：CN201710407632.3
申请日：2017-06-02
申请人： 联发科技股份有限公司
IPC分类号： H03M3/00
摘要： 本发明提供了一种Δ‑Σ调制器，用于对第一级输入进行数字转换。该Δ‑Σ调制器包括：第一信号转换器、第二信号转换器和数字消除逻辑。第一信号转换器用于将所述第一级输入转换为第一转换输出，以及，对第一级量化误差进行整形，以产生第二级输入，其中，所述第一级输入和所述第二级输入是模拟信号。第二信号转换器用于将所述第二级输入转换为第二转换输出。数字消除逻辑，用于根据所述第一转换输出和所述第二转换输出产生数字输出。相应地，本发明还提供了一种模拟‑数字转换器和信号转换方法。采用本发明，可以减少量化误差导致的副作用。
-
公开(公告)号：CN112436839A
公开(公告)日：2021-03-02
申请号：CN202010719708.8
申请日：2020-07-23
申请人： 联发科技股份有限公司
摘要： 本发明公开了一种模拟数字转换器，包括:第一开关电容器阵列，用于接收输入信号并对所述输入信号进行采样以产生第一采样信号；第二开关电容器阵列，用于采样所述输入信号以产生第二采样信号并产生第一量化误差；第三开关电容器阵列，用于采样所述输入信号以产生第三采样信号并产生第二量化误差；积分器，耦合到所述第二开关电容器阵列和所述第三开关电容器阵列，用于以时间交错的方式接收并积分所述第一量化误差和所述第二量化误差以产生积分量化误差；和量化器，耦合到所述第一开关电容器阵列和所述积分器，用于通过使用所述积分量化误差作为参考电压来量化所述第一采样信号，以产生数字输出信号。实施本发明实施例可提高模拟数字转换器的操作速度。
-
公开(公告)号：CN111697972A
公开(公告)日：2020-09-22
申请号：CN202010169347.4
申请日：2020-03-12
申请人： 联发科技股份有限公司
IPC分类号： H03M3/00
摘要： 本发明公开Δ-∑调制器及Δ-∑调制方法，其中所述Δ-∑调制器包括：第一合并电路，用于合并模拟反馈信号和模拟输入信号产生第一模拟信号；环路滤波器电路，用于根据所述第一模拟信号产生环路滤波后的信号；量化器电路，用于输出第一数字信号，所述第一数字信号至少指示截断误差补偿信号和所述环路滤波后的信号的数字合并结果；截断器电路，用于对所述第一数字信号进行截断以产生第二数字信号；第一数字模拟转换器电路，用于根据所述第二数字信号产生所述模拟反馈信号；和补偿电路，用于根据对所述第一数字信号执行的所述截断所产生的截断误差来产生所述截断误差补偿信号。本发明实施例具有较短的环路延迟和简化的数字硬件。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.033 秒)
