-
公开(公告)号：CN118918929A
公开(公告)日：2024-11-08
申请号：CN202411024950.8
申请日：2024-07-29
申请人： 致真存储(北京)科技有限公司
摘要： 本申请提供一种存储阵列读取电路和方法，涉及集成电路技术领域，存储阵列读取电路包括：存储阵列、控制电路模块、读取源线驱动模块和多路选择器，其中，控制电路模块一端连接多路选择器，另一端与存储阵列中的每一读取单元连接，多路选择器用于输出目标读取单元的读取结果，读取源线驱动模块连接读取单元；对目标读取单元进行读取时，控制存储阵列中每行的读取位线的钳位电压相等，控制目标读取单元所在列的源线与预设端连接，这样，存储阵列之中每行的读取位线处于相等的电位，各行之间不会存在电流干扰，使得检测到的电流大小仅为目标读取单元自身的特征量，可以有效避免串扰的风险。
-
公开(公告)号：CN118591256A
公开(公告)日：2024-09-03
申请号：CN202410720948.8
申请日：2024-06-05
申请人： 青岛海存微电子有限公司 , 致真存储(北京)科技有限公司
摘要： 本申请提供一种半导体结构及其制备方法，涉及半导体技术领域，用于解决处理终点不易定位的问题。该半导体结构的制备方法包括：提供衬底，衬底具有第一区域、第二区域和第三区域；在第一区域形成器件结构，在第二区域形成虚设结构，在第三区域形成扩展结构，器件结构和扩展结构的上表面齐平；在器件结构、虚设结构和扩展结构上沉积第一阻挡层，扩展结构和器件结构上的第一阻挡层的上表面齐平；在第一阻挡层上沉积第一介质层，第一介质层表面的最低点高于器件结构的上表面；对第一介质层进行平坦化处理，直至暴露第一阻挡层。通过增加第一阻挡层暴露的面积，便于将处理终点准确停止在第一阻挡层上，避免损伤器件结构，从而提高半导体结构的良率。
-
公开(公告)号：CN118524709A
公开(公告)日：2024-08-20
申请号：CN202410839813.3
申请日：2024-06-26
申请人： 青岛海存微电子有限公司 , 致真存储(北京)科技有限公司
摘要： 本申请提供一种磁存储器及其制备方法，涉及半导体技术领域，用于解决磁存储器中图形密度低的技术问题，该磁存储器包括衬底、设置于衬底上的底电极、设置于底电极上的磁隧道结以及设置于磁隧道结上的顶电极；底电极沿第一方向的长度大于沿第二方向的长度，第一方向和第二方向相互垂直，第二方向为磁隧道结的长轴方向，沿第二方向底电极的长度不小于磁隧道结的长度。本申请可以提高磁存储器中的图形密度，从而提高了磁存储器的高密度集成度。
-
公开(公告)号：CN117596892A
公开(公告)日：2024-02-23
申请号：CN202311573478.9
申请日：2023-11-23
申请人： 致真存储(北京)科技有限公司
摘要： 本发明提供一种存储单元结构、存储阵列结构及进位运算的方法，属于半导体器件领域。该存储单元结构包括第一SOT底电极层、第二SOT底电极层以及磁隧道结MTJ，第一SOT底电极层和第二SOT底电极层交叉布置，磁隧道结MTJ位于第一SOT底电极层和第二SOT底电极层交叉的重叠区域，且磁隧道结MTJ的中心不在重叠区域的对角线，第一SOT底电极层包括第一通电端口，用于决定通过第一SOT底电极层的电流方向，第二SOT底电极层包括第二通电端口，用于决定通过第二SOT底电极层的电流方向。本发明所提供的存储单元结构契合Nand‑like或十字型工艺结构，两个SOT底电极层可以直接接触或为一体结构，不需要中间介质的间隔，简化了制作工艺，并缩小了器件体积，还可以实现存算一体。
-
公开(公告)号：CN117202763B
公开(公告)日：2024-01-30
申请号：CN202311461365.X
申请日：2023-11-06
申请人： 致真存储(北京)科技有限公司
摘要： 本发明涉及一种电极结构及存储器，该电极结构包括：第一电极层，设置于磁隧道结的端部；电极连接端子，包括多个连接端子，多个连接端子连接在第一电极层上，且分布在第一电极层的分界线的两侧，分界线为磁隧道结在第一电极层上的正投影的中心沿垂直于电流方向的直线；多个连接端子相对于分界线和/或径向线分布不对称，径向线为磁隧道结在第一电极层上正投影的中心沿电流方向延伸形成的直线；其中，电流经位于磁隧道结一侧的连接端子进入第一电极层，并从位于磁隧道结另一侧的连接端子流出。本发明的电极结构及存储器，制作工艺较简单，不会增大能耗，也不会降低器件的耐用性，可以兼顾制作工艺较简单、能耗较低和耐用性较好的优点。
-
公开(公告)号：CN113707804B
公开(公告)日：2023-12-15
申请号：CN202110992143.5
申请日：2021-08-27
申请人： 致真存储(北京)科技有限公司
摘要： 本发明公开了一种自旋轨道矩磁存储器及其制备方法，涉及隧穿磁电阻领域，该自旋轨道矩磁存储器包括：底电极层和设置于所述底电极层之上的磁隧道结，其中，所述底电极层包括衬底和顺次覆盖于所述衬底之上的底部重金属层，顶部重金属层。可见，本发明示意的自旋轨道矩存储器，通过将原重金属层的单层结构变更为多层结构，使衬底之上的重金属层结构厚度增加，增大了刻蚀制程中对刻蚀精度和刻蚀时间的调节范围，降低了因刻蚀精度异常引发的制程不良的风险。且由于多层金属层结构在实际应用中也具有更大的自旋霍尔角，从而更利于降低电流翻转密度，利于器件的集成。
-
公开(公告)号：CN117135994A
公开(公告)日：2023-11-28
申请号：CN202311386718.4
申请日：2023-10-25
申请人： 致真存储(北京)科技有限公司
摘要： 本发明提供一种半导体器件的制造方法和半导体器件，属于半导体技术领域。该制造方法包括：刻蚀所述光刻胶层、所述硬掩膜膜层和所述磁隧道结膜层，形成磁隧道结MTJ，在磁隧道结MTJ的底部形成Footing结构；沉积介质层，所述介质层包裹硬掩膜膜层和磁隧道结MTJ，覆盖底电极层以及Footing结构的顶部；刻蚀介质层，移除硬掩膜膜层、底电极层以及Footing结构的顶部的介质层，在磁隧道结MTJ的底部侧壁周围刻蚀出沟槽，以切断Footing结构。本发明在图案化磁隧道结MTJ，形成Footing结构之后，先沉积介质层，对磁隧道结MTJ的侧壁和底电极层、及Footing结构进行原位保护，然后，刻蚀水平方向的介质层，在磁隧道结MTJ周围形成沟槽，切断Footing结构，进而解决Footing的影响。
-
公开(公告)号：CN116801702B
公开(公告)日：2023-11-14
申请号：CN202311071831.3
申请日：2023-08-24
申请人： 致真存储(北京)科技有限公司
摘要： 本发明实施例提供一种半导体器件的制造方法及半导体器件，属于半导体制造技术领域。所述制造方法包括：在半导体衬底上依次沉积底电极膜层、磁隧道结MTJ膜层、金属硬掩膜层和介质硬掩膜层；以介质硬掩膜层和金属硬掩膜层为刻蚀掩蔽层，在磁隧道结MTJ膜层上，形成磁隧道结MTJ；光刻底电极层图形，底电极层图形跨过磁隧道结MTJ，沿第一方向为条形，沿着第二方向的光刻胶宽度小于等于预设宽度；以及基于底电极层图形，在底电极膜层上形成底电极层。本发明实施例所提供的基于微纳工艺的半导体器件的制造方法，能够使半导体器件的底电极层图形在第二方向的光刻设计宽度小于等于磁隧道结MTJ在第二方向的长度与光刻的套刻误差*2之差，以使翻转电流Ic最小化。
-
公开(公告)号：CN116916660A
公开(公告)日：2023-10-20
申请号：CN202311028437.1
申请日：2023-08-15
申请人： 致真存储(北京)科技有限公司
摘要： 本发明涉及一种磁存储器结构及其制作方法，该磁存储器结构包括：磁隧道结，包括自由层、势垒层、参考层与钉扎层；自旋霍尔层，沿自由层的周向包覆在自由层的外侧；氧化层，夹设于自由层与自旋霍尔层之间。本发明的自旋霍尔层包覆在自由层侧壁，在刻蚀形成磁隧道结的过程中，不会损伤自旋霍尔层，也不会出现自旋霍尔层的电流分流或短路的情况，降低了刻蚀难度，同时，自旋霍尔层在自由层侧壁包覆，产生垂直方向的自旋极化，可实现PMA器件的无磁场写入，且包覆在自由层侧壁的自旋霍尔层的制备不会增大器件制作工艺的复杂度。
-
公开(公告)号：CN113809229B
公开(公告)日：2023-10-03
申请号：CN202111022615.0
申请日：2021-09-01
申请人： 致真存储(北京)科技有限公司
摘要： 本发明公开了一种SOT‑MRAM及其制备方法，涉及隧穿磁电阻领域，该自旋轨道矩磁存储器包括：底电极层和设置于所述底电极层之上的磁隧道结，其中，所述底电极层包括衬底和重金属层，所述重金属层设置于所述衬底上表面，所述磁隧道结包括自由层，所述自由层设置有内腔，所述自由层内腔包裹所述重金属层。可见，本发明的技术方案通过对SOT‑MRAM重金属层和自由层进行包裹式设计，使自由层与重金属层至少两个端面接触，进而，在对重金属层通电时，重金属层和所述自由层接触的端面均会产生自旋流，从而能够产生多方向的自旋流，进而能够降低SOT临界翻转电流密度。
-
-
-
-
-
-
-
-
-
搜索结果
99 条记录 (耗时 0.047 秒)
