-
公开(公告)号：CN118677458A
公开(公告)日：2024-09-20
申请号：CN202410826887.3
申请日：2023-06-29
申请人： 艾尔默斯半导体欧洲股份公司
摘要： 本发明涉及用于产生高频时钟303的设备，其包括控制器311、第一FLL或PLL调控环323、固定频率基准时钟振荡器1101、输入信号308、分频器比率计算器1110和测量设备509。第一FLL或PLL调控环323具有第一分频器520。固定频率基准时钟振荡器1101产生基准时钟306。测量设备509测量输入信号308中偶尔出现的基准信号并确定相关的有效测量值517。分频器520将高频时钟303以分频比向分频为分频高频时钟521的频率并以第二分频比向分频为辅助时钟1112。分频器比率计算器1110确定辅助时钟1112的测量值并将有效测量值517与辅助时钟1112的测量值比较，并由此确定反映测量值517与辅助时钟1112的测量值之间的比率和/或差值的比率值。分频器比率计算器1110根据该偏差改变第一分频器520的目标分频比1111。
-
公开(公告)号：CN118157664A
公开(公告)日：2024-06-07
申请号：CN202410191865.4
申请日：2023-06-29
申请人： 艾尔默斯半导体欧洲股份公司
摘要： 本发明涉及用于产生高频时钟303的设备，其包括控制器311、第一FLL或PLL调控环323、固定频率基准时钟振荡器1101、输入信号308、分频器比率计算器1110和测量设备509。第一FLL或PLL调控环323具有第一分频器520。固定频率基准时钟振荡器1101产生基准时钟306。测量设备509测量输入信号308中偶尔出现的基准信号并确定相关的有效测量值517。分频器520将高频时钟303以分频比向分频为分频高频时钟521的频率并以第二分频比向分频为辅助时钟1112。分频器比率计算器1110确定辅助时钟1112的测量值并将有效测量值517与辅助时钟1112的测量值比较，并由此确定反映测量值517与辅助时钟1112的测量值之间的比率和/或差值的比率值。分频器比率计算器1110根据该偏差改变第一分频器520的目标分频比1111。
-
公开(公告)号：CN117335793A
公开(公告)日：2024-01-02
申请号：CN202310782797.4
申请日：2023-06-29
申请人： 艾尔默斯半导体欧洲股份公司
摘要： 本发明涉及用于产生高频时钟303的设备，其包括控制器311、第一FLL或PLL调控环323、固定频率基准时钟振荡器1101、输入信号308、分频器c比率计算器1110和测量设备509。第一FLL或PLL调控环323具有第一分频器520。固定频率基准时钟振荡器1101产生基准时钟306。测量设备509测量输入信号308中偶尔出现的基准信号并确定相关的有效测量值517。分频器520将高频时钟303以分频比向分频为分频高频时钟521的频率并以第二分频比向分频为辅助时钟1112。分频器比率计算器1110确定辅助时钟1112的测量值并将有效测量值517与辅助时钟1112的测量值比较，并由此确定反映测量值517与辅助时钟1112的测量值之间的比率和/或差值的比率值。分频器比率计算器1110根据该偏差改变第一分频器520的目标分频比1111。
-
-
搜索结果
3 条记录 (耗时 0.031 秒)
