一种基于FPGA的USB3.0/3.1控制系统

    公开(公告)号:CN114442514A

    公开(公告)日:2022-05-06

    申请号:CN202011204498.5

    申请日:2020-11-02

    Abstract: 本申请提供一种基于FPGA的USB3.0/3.1控制系统,包括:USB控制模块,包括USB3.0控制模块和/或USB3.1控制模块;PCS逻辑模块,通过PIPE接口与所述USB控制模块连接;FPGA Serdes串行通信模块,与所述PCS逻辑模块连接;外接子卡模块,与所述FPGA Serdes串行通信模块连接;其中,所述PCS逻辑模块、FPGA Serdes串行通信模块、外接子卡模块依次相连组合在一起实现端口物理层的功能,用于对USB3.0控制模块及USB3.1控制模块进行测试。本发明提出了一种完全基于FPGA的USB3.0/3.1解决方案,采用USB controller软核加FPGA serdes的相结合的办法,摆脱测试时对PHY芯片的需求,并且以FPGA为产品的另外一个好处就是可以随时更改硬件功能,有效解决了现有技术中仿真验证不完备、测试模式局限、硬件功能不可更改等棘手问题。

    USB集线器、USB设备枚举异常检测方法及计算机存储介质

    公开(公告)号:CN109254937A

    公开(公告)日:2019-01-22

    申请号:CN201810796087.6

    申请日:2018-07-19

    Abstract: 本发明提供USB集线器、USB设备枚举异常检测方法及计算机存储介质,本发明兼容了普通集线器功能还增设枚举检测子模块,在不依赖昂贵的USB协议分析仪的基础上,能够自动执行枚举检测并判断枚举检测的结果,从而大大降低了工程师人工枚举检测带来的人力成本,还提升了枚举检测的效率,避免人为因素带来的错误或误差。此外,本发明的USB集线器采用串行接口输出,故便于大规模测试并记录问题。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

    基于USB协议的USB设备IP侵权识别方法及其终端

    公开(公告)号:CN112597444B

    公开(公告)日:2024-01-09

    申请号:CN202011602067.4

    申请日:2020-12-29

    Abstract: 本发明公开了基于USB协议的基于USB协议的USB设备IP侵权识别方法,其特征在于,包括以下步骤:S1、在USB待测主机对端接入一个侵权识别设备;S2、USB待测主机进入Compliance模式;S3、侵权识别设备对USB待测主机发送X.LFPS文件;S4、在USB待测主机收到X.LFPS文件后,USB待测主机向侵权识别设备发送IP版权信息;S5、根据IP版权信息判断USB待测主机是否侵权,相比现有技术,本发明结构简单,操作便利,容易实现;利用USB协议规定的compliance模式做侵权识别,更加稳定可靠,还可以节省成本;本发明提供侵权识别方法,侵权识别方式更灵活,识别方式更隐蔽;本发明不仅能够识别IP侵权;还能够识别用该IP制成的产品侵权。

    音视频协议的数据验证方法、装置及FPGA电路

    公开(公告)号:CN118540254A

    公开(公告)日:2024-08-23

    申请号:CN202410656420.9

    申请日:2024-05-24

    Abstract: 本申请提供音视频协议的数据验证方法、装置及FPGA电路,通过在FPGA中设置用于验证软件的直通通路模块和用于验证硬件的算法通路模块,其中算法通路中布设有多个编码验证模块和算法验证模块,实现了音视频协议数据的多种不同算法和编码的同时验证,其中不仅包括对前期软件逻辑的验证,还包含硬件结构的验证。此外,在验证过程中还提供了真实的数据流,以确保获得最贴近实际使用情况的验证结果。本发明能够全面而准确地验证包含有各种算法和编码的音视频协议数据,从而为用户提供更可靠的音视频协议数据验证服务。

    一种基于FPGA的USB3.0/3.1控制系统

    公开(公告)号:CN114442514B

    公开(公告)日:2024-05-14

    申请号:CN202011204498.5

    申请日:2020-11-02

    Abstract: 本申请提供一种基于FPGA的USB3.0/3.1控制系统,包括:USB控制模块,包括USB3.0控制模块和/或USB3.1控制模块;PCS逻辑模块,通过PIPE接口与所述USB控制模块连接;FPGA Serdes串行通信模块,与所述PCS逻辑模块连接;外接子卡模块,与所述FPGA Serdes串行通信模块连接;其中,所述PCS逻辑模块、FPGA Serdes串行通信模块、外接子卡模块依次相连组合在一起实现端口物理层的功能,用于对USB3.0控制模块及USB3.1控制模块进行测试。本发明提出了一种完全基于FPGA的USB3.0/3.1解决方案,采用USB controller软核加FPGA serdes的相结合的办法,摆脱测试时对PHY芯片的需求,并且以FPGA为产品的另外一个好处就是可以随时更改硬件功能,有效解决了现有技术中仿真验证不完备、测试模式局限、硬件功能不可更改等棘手问题。

    神经网络和基于神经网络的目标检测及深度预测方法

    公开(公告)号:CN111047630B

    公开(公告)日:2023-06-13

    申请号:CN201911106727.7

    申请日:2019-11-13

    Abstract: 本申请提供的一种神经网络和基于神经网络的目标检测及深度预测方法,所述神经网络包括:深度预测子网络、及目标检测子网络;所述深度预测子网络根据原始图像进行预处理以提取特征图,并将浅层特征图和深层特征图进行拼接,再通过深度预测输出多个不同尺度的视差图,据以得到深度图;所述目标检测子网络根据部分所述特征图通过感受野模块以进行多维度信息的目标检测;通过所述深度预测子网络与所述目标检测子网络结合实现单一网络,以同时输出所述深度图及目标检测结果。本申请通过单目视觉提供了精准且高效的FCW方案,能够为市面上绝大多数的汽车厂商所搭配,从而推进自动驾驶产业,发展前景巨大。

    USB集线器、USB设备枚举异常检测方法及计算机存储介质

    公开(公告)号:CN109254937B

    公开(公告)日:2021-08-06

    申请号:CN201810796087.6

    申请日:2018-07-19

    Abstract: 本发明提供USB集线器、USB设备枚举异常检测方法及计算机存储介质,本发明兼容了普通集线器功能还增设枚举检测子模块,在不依赖昂贵的USB协议分析仪的基础上,能够自动执行枚举检测并判断枚举检测的结果,从而大大降低了工程师人工枚举检测带来的人力成本,还提升了枚举检测的效率,避免人为因素带来的错误或误差。此外,本发明的USB集线器采用串行接口输出,故便于大规模测试并记录问题。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

    一种USB设备共享装置
    8.
    发明公开

    公开(公告)号:CN111339014A

    公开(公告)日:2020-06-26

    申请号:CN202010134089.6

    申请日:2020-03-02

    Abstract: 本发明公开了一种USB设备共享装置,其可以使多个主机设备共享一套USB设备,避免了USB设备在各个主机之间反复的插拔,具有减少USB重复设备以避免资源浪费,降低对不同USB设备反复插拔的需求,避免插拔USB设备的时间浪费,提高USB设备的接口使用寿命,减少对USB普通集线器的需求以降低成本等有益效果。

    神经网络和基于神经网络的目标检测及深度预测方法

    公开(公告)号:CN111047630A

    公开(公告)日:2020-04-21

    申请号:CN201911106727.7

    申请日:2019-11-13

    Abstract: 本申请提供的一种神经网络和基于神经网络的目标检测及深度预测方法,所述神经网络包括:深度预测子网络、及目标检测子网络;所述深度预测子网络根据原始图像进行预处理以提取特征图,并将浅层特征图和深层特征图进行拼接,再通过深度预测输出多个不同尺度的视差图,据以得到深度图;所述目标检测子网络根据部分所述特征图通过感受野模块以进行多维度信息的目标检测;通过所述深度预测子网络与所述目标检测子网络结合实现单一网络,以同时输出所述深度图及目标检测结果。本申请通过单目视觉提供了精准且高效的FCW方案,能够为市面上绝大多数的汽车厂商所搭配,从而推进自动驾驶产业,发展前景巨大。

Patent Agency Ranking