公开(公告)号：CN113221500A

公开(公告)日：2021-08-06

申请号：CN202110678286.9

申请日：2021-06-18

申请人： 苏州复鹄电子科技有限公司

发明人： 王昊晨 ,  万景 ,  张征 ,  蓝碧健

IPC分类号： G06F30/392

摘要： 本发明涉及芯片封装领域，特别涉及一种基于人工智能算法的芯片打线布局自动化设计方法；包括以下步骤：A1、定义设计目标；A2、确定封装类型以及芯片的尺寸规格；A3、定义三个芯片打线布局参数并设定范围；A4、定义N个电路焊盘与封装引脚的连接关系变量；A5、将定义好的仿真目标变量和限制条件作为优化目标；A6、利用人工智能算法生成三个芯片打线布局参数的初始解；A7、计算初始解对应的优化目标的值，性能评估之后判断是否满足既定误差；A8、选择一组设计参数；A9、根据选择的设计参数生成最终的芯片打线布局设计。本发明具有更加便捷高效以及大大减少设计时间的优势，进而可以使得整个芯片封装环节实现完全自动化。

公开(公告)号：CN113221500B

公开(公告)日：2024-08-16

申请号：CN202110678286.9

申请日：2021-06-18

申请人： 苏州复鹄电子科技有限公司

发明人： 王昊晨 ,  万景 ,  张征 ,  蓝碧健

IPC分类号： G06F30/392

摘要： 本发明涉及芯片封装领域，特别涉及一种基于人工智能算法的芯片打线布局自动化设计方法；包括以下步骤：A1、定义设计目标；A2、确定封装类型以及芯片的尺寸规格；A3、定义三个芯片打线布局参数并设定范围；A4、定义N个电路焊盘与封装引脚的连接关系变量；A5、将定义好的仿真目标变量和限制条件作为优化目标；A6、利用人工智能算法生成三个芯片打线布局参数的初始解；A7、计算初始解对应的优化目标的值，性能评估之后判断是否满足既定误差；A8、选择一组设计参数；A9、根据选择的设计参数生成最终的芯片打线布局设计。本发明具有更加便捷高效以及大大减少设计时间的优势，进而可以使得整个芯片封装环节实现完全自动化。