-
公开(公告)号：CN114003520B
公开(公告)日：2023-06-20
申请号：CN202111145237.5
申请日：2021-09-28
申请人： 苏州浪潮智能科技有限公司
摘要： 本发明公开了本发明实施例提供了一种主机与设备之间的数据传输方法、装置、系统及计算机可读存储介质，该方法包括：预先通过驱动配置内存池及获取内存页的映射关系，记录用户态地址与内核态地址的对应关系；当产生用户业务数据时，将用户业务数据填充至内存池；通过驱动根据当前用户态地址从所记录的用户态地址与内核态地址的对应关系中匹配出对应的目标内核态地址；将目标内核态地址作为DMA的源地址、将用户输入的设备地址作为DMA的目的地址，以便DMA将用户业务数据发送至设备地址对应的设备；本发明在使用过程中能够有效避免临时调用函数获取内存条的映射导致的时间不确定性，从而减少数据传输抖动的产生，提高数据传输的稳定性。
-
公开(公告)号：CN115543877A
公开(公告)日：2022-12-30
申请号：CN202211508023.4
申请日：2022-11-29
申请人： 苏州浪潮智能科技有限公司
摘要： 本申请公开了一种PCIE数据传输方法，涉及计算机技术领域，该方法包括：判断待传输的PCIE数据包的长度是否小于预设长度；若是，则通过基址寄存器的空间和协议转化器将所述PCIE数据包进行数据传输；若否，则通过DMA方式对所述PCIE数据包进行数据读写。以提高PCIE带宽的利用率，提高主机运行的可靠性。本申请还公开了另一种PCIE数据传输方法、两种PCIE数据传输装置、计算设备以及计算机可读存储介质，具有以上有益效果。
-
公开(公告)号：CN111314579B
公开(公告)日：2021-10-15
申请号：CN202010108903.7
申请日：2020-02-21
申请人： 苏州浪潮智能科技有限公司
摘要： 本申请公开了一种图像垂直滤波处理的方法，包括：缓存并读取图像数据；调用滤波器对图像数据进行垂直滤波处理，得到第一滤波数据；根据第一滤波数据对图像数据进行更新，并判断待读取行是否为图像数据的最后一行；若否，则将待读取行更新为待读取行的下一行，并返回执行缓存图像数据步骤；若是，则确定垂直滤波处理后的图像数据。本申请依据数字递归滤波器的算法原理以及图像芯片的特性，将逐点反馈改为逐行反馈，优化了算法实现架构，提高了开发效率，并减少了维护时间，极大的提高了芯片对图像进行垂直滤波处理的速度，降低芯片成本。本申请同时还提供了一种图像垂直滤波处理的芯片，具有上述有益效果。
-
公开(公告)号：CN106909515B
公开(公告)日：2020-09-18
申请号：CN201710074667.X
申请日：2017-02-11
申请人： 苏州浪潮智能科技有限公司
发明人： 张德闪
IPC分类号： G06F12/0811 , G06F12/126 , G06F12/128 , G06F12/0842 , G06F12/0897
摘要： 本发明涉及计算机存储技术领域，尤其涉及一种面向混合主存的多核共享末级缓存管理方法及装置。本发明公开了一种面向混合主存的多核共享末级缓存管理方法，包括以下步骤：获得处理器的多核的末级缓存路数划分方式；判断末级缓存接收到的访问请求是否命中末级缓存的缓存行。本发明还公开了一种面向混合主存的多核共享末级缓存管理装置，包括以下模块：末级缓存路数划分模块，判断模块。本发明综合考虑了混合主存系统中不同主存介质之间的物理特性差异，优化了传统以降低缺失数目为目标的LRU替换算法，减少了存储能量开销，达到了降低核间干扰和提高命中率的目的，有效提高了末级缓存的访存性能。
-
公开(公告)号：CN111414329A
公开(公告)日：2020-07-14
申请号：CN202010152723.9
申请日：2020-03-06
申请人： 苏州浪潮智能科技有限公司
摘要： 本申请公开了一种云端数据中心的FPGA架构，包括静态区和动态区，动态区包括多个作为最小功能单元、分别用于独立工作的PRR；静态区包括PCIe接口、DDR接口和仲裁器；仲裁器用于基于预设分配规则为各个激活的PRR分配PCIe带宽和接口使用权。本申请采用了多PRR的架构设计，并利用仲裁器对各个PRR进行合理仲裁管理，保障了各PRR之间有序不紊地工作。多个PRR的架构设计有效提高了FPGA芯片资源的利用率，不同的PRR可分别根据实际需要被配置成多种功能模块，丰富了FPGA功能配置的灵活性和多样化，进而提高了产品的经济效益。
-
公开(公告)号：CN116069451B
公开(公告)日：2023-06-16
申请号：CN202310233967.3
申请日：2023-03-13
申请人： 苏州浪潮智能科技有限公司
摘要： 本申请公开了计算机技术领域内的一种虚拟化方法、装置、设备、介质、加速器及系统。本申请为FPGA加速器设计了外壳shell区和内核区，并在外壳shell区对PCIe物理设备、内存、网络接口进行虚拟化，从而在硬件FPGA加速器上实现了加速器资源的虚拟化和隔离；同时，实现了虚拟化资源的分配，使不同虚拟化资源被分配至内核区中的不同内核程序，能够实现：不同虚拟机或不同容器同时绑定同一FPGA加速器中的不同资源，且不同虚拟机或不同容器对同一FPGA加速器的访问相互隔离，提高了加速器资源的利用率。
-
公开(公告)号：CN115865944B
公开(公告)日：2023-05-30
申请号：CN202310154607.4
申请日：2023-02-23
申请人： 苏州浪潮智能科技有限公司
IPC分类号： H04L67/1061 , H04L67/1074 , H04L69/06
摘要： 本申请涉及通信技术领域，具体公开了一种设备间点对点通信方法、系统、装置、设备及存储介质，应用于目标发送设备，包括：获取目标接收设备的内部地址；其中，所述目标发送设备和所述目标接收设备均为PCIE设备；按照预设协议格式构建包含所述目标接收设备的所述内部地址的目标协议，并生成携带所述目标协议的目标数据包；将所述目标数据包发送至所述目标接收设备，以便所述目标接收设备接收到所述目标数据包后对所述目标数据包携带的所述目标协议进行解析得到所述内部地址，并针对所述内部地址进行数据处理。本申请通过设计通用的目标协议，在无需占用主机端大量的物理地址的基础上实现异构PCIE设备之间的通信和互访。
-
公开(公告)号：CN113703976B
公开(公告)日：2023-05-19
申请号：CN202110997998.7
申请日：2021-08-27
申请人： 苏州浪潮智能科技有限公司
IPC分类号： G06F9/50 , G06F16/242 , G06F16/28
摘要： 本发明公开了一种FPGA资源分配方法，包括：对接收到的FPGA资源分配请求进行解析，得到待加载的目标算法比特流；获取目标算法比特流的目标算法标识信息；从预设算法信息表中查找目标算法标识信息对应的目标静态部分标识信息；从预设FPGA加速卡资源表中查找目标静态部分标识信息对应的目标FPGA加速卡标识信息；将目标算法比特流加载至目标FPGA加速卡标识信息对应的目标FPGA加速卡。本发明实现了应用算法与FPGA资源之间的解绑，能够对FPGA资源进行自由分配，使得FPGA资源得到充分利用。本发明还公开了一种FPGA资源分配装置、设备及存储介质，具有相应技术效果。
-
公开(公告)号：CN114598451A
公开(公告)日：2022-06-07
申请号：CN202210242531.6
申请日：2022-03-11
申请人： 苏州浪潮智能科技有限公司
IPC分类号： H04L9/06
摘要： 本申请公开了一种SM4算法运行方法、系统、设备及计算机可读存储介质，获取密钥信息；基于密钥信息生成SM4算法的各个轮密钥并保存；在SM4算法的每一轮轮运算中，获取当前轮轮运算的待运算数据，并基于轮密钥确定当前轮轮运算的目标轮密钥，以及基于目标轮密钥对待运算数据进行并行处理，得到当前轮轮运算的运算结果并保存；其中，若当前轮轮运算为非首轮轮运算，则相应的待运算数据中包含上一轮轮运算的运算结果；基于保存的第32轮轮运算的运算结果确定相应的SM4运算结果。本申请提高了SM4算法的计算带宽高。本申请提供的一种SM4算法运行系统、设备及计算机可读存储介质也解决了相应技术问题。
-
公开(公告)号：CN111131395B
公开(公告)日：2022-06-07
申请号：CN201911205041.3
申请日：2019-11-29
申请人： 苏州浪潮智能科技有限公司
IPC分类号： H04L67/10 , H04L67/2866 , H04L67/56
摘要： 本发明公开了一种FPGA云平台任务资源分配装置，包括：第一构建模块，用于获取用户对应的服务敏感系数、功耗敏感系数和用户任务量，利用服务敏感系数、功耗敏感系数、用户任务量和板卡资源使用量构建服务效用函数；第二构建模块，用于利用用户任务量和板卡资源使用量构建应用效率函数，利用服务效用函数和应用效率函数构建目标函数；目标分配方案确定模块，用于利用代理响应面算法对目标函数进行求解，得到目标函数对应的至少一个目标分配方案；其中，目标分配方案为应用效率函数取得目标值时服务效用函数最大的分配方案；输出模块，用于向用户输出目标分配方案；该装置解决了当前任务调度方法存在无法满足用户需求的问题。
-
-
-
-
-
-
-
-
-
搜索结果
43 条记录 (耗时 0.032 秒)
