-
公开(公告)号：CN117215619A
公开(公告)日：2023-12-12
申请号：CN202311487796.3
申请日：2023-11-09
Applicant: 苏州萨沙迈半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司 , 合肥智芯半导体有限公司
Abstract: 本申请提供了一种应用程序的在线升级方法、芯片及智能设备，涉及芯片技术领域。该芯片的第一FLASH和第二FLASH中的每个FLASH均包括用于存储应用程序的代码分区和用于存储该应用程序的应用数据的数据分区。如此，使得每个FLASH既能写入应用程序，又能写入应用数据。因此，芯片的控制电路接收到针对应用程序的升级指令后，若确定该应用程序存储于第一FLASH和第二FLASH中的一个FLASH的代码分区，则能够直接将该应用程序的升级程序写入另一个FLASH的代码分区，并基于该应用程序的应用数据运行该升级程序以进行应用程序的升级。因无需额外新增一个FLASH，故降低了对应用程序进行在线升级的硬件成本。
-
公开(公告)号：CN116795299A
公开(公告)日：2023-09-22
申请号：CN202311089709.9
申请日：2023-08-28
Applicant: 苏州萨沙迈半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司 , 合肥智芯半导体有限公司
IPC: G06F3/06
Abstract: 本发明公开了一种只读存储器的模拟系统，其中，模拟系统包括：闪存控制器和闪存存储器阵列，其中，闪存存储器阵列包括多个扇区，多个扇区包括数据存储区域和自锁控制区域；闪存控制器用于向自锁控制区域写入自锁信息，以对目标扇区进行加锁，其中，闪存控制器还用于在对目标扇区进行加锁后，拒绝执行对目标扇区的擦写指令。由此，在通过闪存控制器和闪存存储器阵列实现多个扇区的芯片程序和数据开发后，再通过闪存控制器对目标扇区进行加锁，以实现对目标扇区的数据保护，从而，通过使用闪存控制器和闪存存储器阵列来模拟只读存储器，以增加芯片开发灵活度和开发效率。
-
公开(公告)号：CN119473704A
公开(公告)日：2025-02-18
申请号：CN202510048137.2
申请日：2025-01-13
Applicant: 苏州萨沙迈半导体有限公司 , 合肥智芯半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司
Abstract: 本发明公开了一种基于BCH编码的数据纠错方法、存储介质和集成芯片，涉及芯片设计和应用技术领域，所述基于BCH编码的数据纠错方法包括：获取由BCH编码所得的目标数据，根据所述目标数据的目标向量和预设的校验矩阵，确定所述目标向量对应的各伴随式；若所确定的各伴随式中存在表示数据错误的伴随式，则根据各伴随式生成差错方程；基于所述差错方程的系数构建目标数量个校验方程，将所构建的校验方程分组，对各组校验方程采用同一组求和模块进行求解，得到错误位置数据；根据所述错误位置数据对所述目标数据进行纠错，得到纠错结果。应用本发明实施例提供的方案能够降低实现纠错功能占用的资源。
-
公开(公告)号：CN117909280B
公开(公告)日：2024-06-04
申请号：CN202410307523.4
申请日：2024-03-18
Applicant: 苏州萨沙迈半导体有限公司 , 合肥智芯半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司
IPC: G06F13/42
Abstract: 本发明公开了一种SPI主机逻辑电路及SPI主机，其中，SPI主机逻辑电路包括：时序控制模块、路径延迟检测模块、采集信号生成模块和数据接收模块，时序控制模块被配置为响应于使能信号，控制路径延迟检测模块进行路径延迟检测；路径延迟检测模块被配置为在输出从机选择有效电平给SPI从机时，采用工作时钟进行计时，并通过数据接收模块采集到SPI从机发送的主收从发信号的有效边沿时，确定工作时钟的计时时间，其中，计时时间用于表征路径延迟检测结果；时序控制模块还被配置为根据路径延迟检测结果配置分频系数和延迟采集时间；采集信号生成模块被配置为根据分频系数和延迟采集时间生成采集信号，采集信号用于控制数据接收模块进行数据采集。
-
公开(公告)号：CN117909280A
公开(公告)日：2024-04-19
申请号：CN202410307523.4
申请日：2024-03-18
Applicant: 苏州萨沙迈半导体有限公司 , 合肥智芯半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司
IPC: G06F13/42
Abstract: 本发明公开了一种SPI主机逻辑电路及SPI主机，其中，SPI主机逻辑电路包括：时序控制模块、路径延迟检测模块、采集信号生成模块和数据接收模块，时序控制模块被配置为响应于使能信号，控制路径延迟检测模块进行路径延迟检测；路径延迟检测模块被配置为在输出从机选择有效电平给SPI从机时，采用工作时钟进行计时，并通过数据接收模块采集到SPI从机发送的主收从发信号的有效边沿时，确定工作时钟的计时时间，其中，计时时间用于表征路径延迟检测结果；时序控制模块还被配置为根据路径延迟检测结果配置分频系数和延迟采集时间；采集信号生成模块被配置为根据分频系数和延迟采集时间生成采集信号，采集信号用于控制数据接收模块进行数据采集。
-
Patent Agency Ranking
公开(公告)号：CN117215619B
公开(公告)日：2024-02-02
申请号：CN202311487796.3
申请日：2023-11-09
Applicant: 苏州萨沙迈半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司 , 合肥智芯半导体有限公司
Abstract: 本申请提供了一种应用程序的在线升级方法、芯片及智能设备，涉及芯片技术领域。该芯片的第一FLASH和第二FLASH中的每个FLASH均包括用于存储应用程序的代码分区和用于存储该应用程序的应用数据的数据分区。如此，使得每个FLASH既能写入应用程序，又能写入应用数据。因此，芯片的控制电路接收到针对应用程序的升级指令后，若确定该应用程序存储于第一FLASH和第二FLASH中的一个FLASH的代码分区，则能够直接将该应用程序的升级程序写入另一个FLASH的代码分区，并基于该应用程序的应用数据运行该升级程序以进行应用程序的升级。因无需额外新增一个FLASH，故降低了对应用程序进行在线升级的硬件成本。
-
公开(公告)号：CN116939909B
公开(公告)日：2023-12-22
申请号：CN202311202608.8
申请日：2023-09-18
Applicant: 苏州萨沙迈半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司 , 合肥智芯半导体有限公司
IPC: H05B45/30
Abstract: 本发明公开了一种LED模块的控制器及LED控制系统，控制器包括：寄存器、控制电路、校验电路和UART电路，其中，控制电路与校验电路连接，校验电路通过UART电路与LED模块连接，寄存器与控制电路和校验电路分别连接，用于：提供预设帧格式的配置数据，并根据配置数据中的第一传输信息控制控制电路传输第一通信数据，以及根据配置数据中校验信息控制校验电路对第一通信数据进行校验，以在校验通过后，使第一通信数据通过UART电路发送至LED模块，实现对LED模块的控制，其中，校验信息根据LED模块的LED驱动芯片得到。该控制器通过硬件来实现预设帧格式的配置数据的收发以及校验，大大节省软件负载以及响应时间。
-
公开(公告)号：CN116939909A
公开(公告)日：2023-10-24
申请号：CN202311202608.8
申请日：2023-09-18
Applicant: 苏州萨沙迈半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司 , 合肥智芯半导体有限公司
IPC: H05B45/30
Abstract: 本发明公开了一种LED模块的控制器及LED控制系统，控制器包括：寄存器、控制电路、校验电路和UART电路，其中，控制电路与校验电路连接，校验电路通过UART电路与LED模块连接，寄存器与控制电路和校验电路分别连接，用于：提供预设帧格式的配置数据，并根据配置数据中的第一传输信息控制控制电路传输第一通信数据，以及根据配置数据中校验信息控制校验电路对第一通信数据进行校验，以在校验通过后，使第一通信数据通过UART电路发送至LED模块，实现对LED模块的控制，其中，校验信息根据LED模块的LED驱动芯片得到。该控制器通过硬件来实现预设帧格式的配置数据的收发以及校验，大大节省软件负载以及响应时间。
-
公开(公告)号：CN115834304B
公开(公告)日：2023-05-09
申请号：CN202310108430.4
申请日：2023-02-14
Applicant: 苏州萨沙迈半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司 , 合肥智芯半导体有限公司
Abstract: 本发明公开了一种LIN协议波特率检测装置及芯片设备，装置包括：边沿检测模块，用于在检测到主机节点发送的输入信号的上升沿和下降沿时，分别生成上升沿触发信号和下降沿触发信号；脉冲宽度计数模块，用于在接收到上升沿触发信号和下降沿触发信号时，分别对输入信号的低电平宽度和高电平宽度进行计数，得到负脉冲宽度和正脉冲宽度；帧头模式识别模块，用于在根据负脉冲宽度和正脉冲宽度，判断同步间隔段有效后，生成同步间隔检测有效标志和波特率分频比；波特率产生模块，用于在接收到同步间隔检测有效标志后，根据波特率产生模块的时钟频率和波特率分频比，计算主机节点设置的波特率。由此，能够自动检测主机节点的波特率，实现从机节点即插即用。
-
公开(公告)号：CN115834304A
公开(公告)日：2023-03-21
申请号：CN202310108430.4
申请日：2023-02-14
Applicant: 苏州萨沙迈半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司 , 合肥智芯半导体有限公司
Abstract: 本发明公开了一种LIN协议波特率检测装置及芯片设备，装置包括：边沿检测模块，用于在检测到主机节点发送的输入信号的上升沿和下降沿时，分别生成上升沿触发信号和下降沿触发信号；脉冲宽度计数模块，用于在接收到上升沿触发信号和下降沿触发信号时，分别对输入信号的低电平宽度和高电平宽度进行计数，得到负脉冲宽度和正脉冲宽度；帧头模式识别模块，用于在根据负脉冲宽度和正脉冲宽度，判断同步间隔段有效后，生成同步间隔检测有效标志和波特率分频比；波特率产生模块，用于在接收到同步间隔检测有效标志后，根据波特率产生模块的时钟频率和波特率分频比，计算主机节点设置的波特率。由此，能够自动检测主机节点的波特率，实现从机节点即插即用。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.128 seconds)
