-
公开(公告)号：CN117336381A
公开(公告)日：2024-01-02
申请号：CN202311432940.3
申请日：2017-05-29
申请人： 英特尔公司
摘要： 设备被提供有两个或更多个上行链路端口，其用于经由两个或更多个链路将设备连接到一个或多个插口，其中，插口中的每一个包括一个或多个处理核心，并且两个或更多个链路中的每一个都符合特定互连协议。设备还包括I/O逻辑，其用于：识别将被发送到一个或多个处理核心以进行处理的数据，确定与数据相关联的亲和属性，以及基于亲和属性来确定两个或更多个链路中的哪一个用于将数据发送到一个或多个处理核心。
-
公开(公告)号：CN110488957A
公开(公告)日：2019-11-22
申请号：CN201910298600.3
申请日：2019-04-15
申请人： 英特尔公司
摘要： 提供了一种装置，其中，装置可以包括第一端子和第二端子，所述第一端子和所述第二端子用于分别经由第一导线和第二导线耦合到主机；可再充电存储单元；以及数据电路。装置可以在第一时间段期间经由第一导线和第二导线从主机接收电力，并且将电力存储在可再充电存储单元中，并且在第二时间段期间，经由第一导线和第二导线从数据电路向主机发送数据。第一和第二时间段可以是非重叠时间段。装置在第一时间段期间抑制向主机发送任何数据或从主机接收任何数据。
-
公开(公告)号：CN112398656A
公开(公告)日：2021-02-23
申请号：CN202010591819.5
申请日：2020-06-24
申请人： 英特尔公司
摘要： 一种装置，包括：端口，其具有用于实现基于快速计算链路(CXL)的协议的一个或多个层的电路。所述端口包括用于执行以下操作的代理：获得要经由flit基于所述基于CXL的协议通过链路传输到另一设备的信息，对所述信息的至少一部分进行加密以产生密文，基于所述密文生成循环冗余校验(CRC)码，以及使得flit被生成，所述flit包括所述密文。所述端口用于使用所述电路以通过所述链路将所述flit和所述CRC码传输到所述另一设备。
-
公开(公告)号：CN109154924A
公开(公告)日：2019-01-04
申请号：CN201780032402.1
申请日：2017-05-29
申请人： 英特尔公司
CPC分类号： G06F13/4282 , G06F13/4072
摘要： 设备被提供有两个或更多个上行链路端口，其用于经由两个或更多个链路将设备连接到一个或多个插口，其中，插口中的每一个包括一个或多个处理核心，并且两个或更多个链路中的每一个都符合特定互连协议。设备还包括I/O逻辑，其用于：识别将被发送到一个或多个处理核心以进行处理的数据，确定与数据相关联的亲和属性，以及基于亲和属性来确定两个或更多个链路中的哪一个用于将数据发送到一个或多个处理核心。
-
公开(公告)号：CN109154924B
公开(公告)日：2024-02-27
申请号：CN201780032402.1
申请日：2017-05-29
申请人： 英特尔公司
摘要： 设备被提供有两个或更多个上行链路端口，其用于经由两个或更多个链路将设备连接到一个或多个插口，其中，插口中的每一个包括一个或多个处理核心，并且两个或更多个链路中的每一个都符合特定互连协议。设备还包括I/O逻辑，其用于：识别将被发送到一个或多个处理核心以进行处理的数据，确定与数据相关联的亲和属性，以及基于亲和属性来确定两个或更多个链路中的哪一个用于将数据发送到一个或多个处理核心。
-
公开(公告)号：CN101055552B
公开(公告)日：2010-06-23
申请号：CN200710097198.X
申请日：2007-04-12
申请人： 英特尔公司
发明人： D·哈里曼
IPC分类号： G06F13/40
CPC分类号： G06F13/4226
摘要： 本发明的实施例一般针对用于把并行总线接口与闪速存储器接口复用的系统、方法及设备。在一些实施例中，集成电路包括传递并行总线接口信号的并行总线接口。集成电路还可包括在并行总线接口上把闪速存储装置接口信号与并行总线接口信号复用的逻辑。
-
公开(公告)号：CN101055552A
公开(公告)日：2007-10-17
申请号：CN200710097198.X
申请日：2007-04-12
申请人： 英特尔公司
发明人： D·哈里曼
IPC分类号： G06F13/40
CPC分类号： G06F13/4226
摘要： 本发明的实施例一般针对用于把并行总线接口与闪速存储器接口复用的系统、方法及设备。在一些实施例中，集成电路包括传递并行总线接口信号的并行总线接口。集成电路还可包括在并行总线接口上把闪速存储装置接口信号与并行总线接口信号复用的逻辑。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.021 秒)