-
公开(公告)号：CN1497407A
公开(公告)日：2004-05-19
申请号：CN03127198.7
申请日：2003-09-27
申请人： 英特尔公司
CPC分类号： G06F1/324 , G06F1/3203 , Y02D10/126
摘要： 用于集成电路(IC)的时钟频率控制单元，包括时钟发生器、有限状态机(FSM)和选通电路(GC)。FSM至少具有分别对应于非低工作量和低工作量状态的第一和第二状态。在第一状态中，GC向IC的功能单元提供频率与时钟发生器输出相同的时钟信号。在第二状态中，GC减少时钟信号的频率。在一个实施例中，GC屏蔽出时钟发生器输出的所选周期以减少时钟信号频率，FSM监视IC的操作以便当所选“低工作量”条件被检测到时(例如长时间等待的高速缓存未命中)，从第一状态向第二状态转换。同样，当所选“非低工作量”条件被检测到时，FSM从第二状态向第一状态转换。
-
公开(公告)号：CN104603795B
公开(公告)日：2018-11-06
申请号：CN201380045434.7
申请日：2013-06-24
申请人： 英特尔公司
发明人： D·奥伦斯坦
摘要： 处理器使用扩展寄存器集合的多个区块来存储多个用户级线程的上下文。当前区块寄存器提供指向当前活动的区块的指针。第一线程将其上下文(第一上下文)保存在扩展寄存器集合的第一区块中，而第二线程将其上下文(第二上下文)保存在扩展寄存器集合的第二区块中。当处理器接收用于在第一线程与第二线程之间交换上下文的指令时，处理器将指针从指向第一区块改为指向第二区块，并利用存储在第二区块中的第二上下文来执行第二线程。
-
公开(公告)号：CN1303490C
公开(公告)日：2007-03-07
申请号：CN03127198.7
申请日：2003-09-27
申请人： 英特尔公司
CPC分类号： G06F1/324 , G06F1/3203 , Y02D10/126
摘要： 用于集成电路(IC)的时钟频率控制单元，包括时钟发生器、有限状态机(FSM)和选通电路(GC)。FSM至少具有分别对应于非低工作量和低工作量状态的第一和第二状态。在第一状态中，GC向IC的功能单元提供频率与时钟发生器输出相同的时钟信号。在第二状态中，GC减少时钟信号的频率。在一个实施例中，GC屏蔽出时钟发生器输出的所选周期以减少时钟信号频率，FSM监视IC的操作以便当所选“低工作量”条件被检测到时(例如长时间等待的高速缓存未命中)，从第一状态向第二状态转换。同样，当所选“非低工作量”条件被检测到时，FSM从第二状态向第一状态转换。
-
公开(公告)号：CN1726451A
公开(公告)日：2006-01-25
申请号：CN200380105853.1
申请日：2003-11-24
申请人： 英特尔公司
IPC分类号： G06F1/32
CPC分类号： G06F13/4208 , G06F1/3215 , G06F1/3253 , G06F13/4068 , Y02D10/151
摘要： 描述了各种设备和方法。依照通过处理器执行的第一种方法，其中所述处理器具有数据读出放大器，所述数据读出放大器用于从前侧总线的数据总线部分接收数据，并且其中：响应于地址选通的声明来启动数据读出放大器。然后至少响应于队列为空来禁止所述数据读出放大器。所述队列记录还有待于在前侧总线上执行的交易。依照通过处理器执行的第二种方法，其中所述处理器具有数据读出放大器以及地址读出放大器，所述数据读出放大器用于从前侧总线的数据总线部分接收数据，所述地址读出放大器用于从前侧总线的地址总线部分接收地址，其中：响应于请求指示的声明来启动地址读出放大器。响应于地址选通的声明来启动数据读出放大器。响应于所述请求指示的解除声明来禁止地址读出放大器。至少响应于队列为空来禁止地址读出放大器。所述队列记录还有待于在数据总线上执行的交易。
-
公开(公告)号：CN1723429A
公开(公告)日：2006-01-18
申请号：CN200380105309.7
申请日：2003-11-10
申请人： 英特尔公司
IPC分类号： G06F1/32
CPC分类号： G06F13/4072 , Y02D10/14 , Y02D10/151
摘要： 一种用于数据总线功率控制的方法。在事务处理的数据阶段之前，根据数据总线功率控制信号启用请求代理的数据输入读出放大器。一旦启用，数据输入读出放大器可以捕获在读事务处理的数据阶段提供的数据。相应地，一旦读事务处理的数据阶段完成，根据功率控制信号禁用该请求代理的数据输入读出放大器。
-
公开(公告)号：CN101076770A
公开(公告)日：2007-11-21
申请号：CN200580032835.4
申请日：2005-09-28
申请人： 英特尔公司
IPC分类号： G06F1/20
CPC分类号： G06F9/3851 , G06F1/206 , G06F1/3203 , G06F1/329 , G06F9/3885 , G06F9/3891 , G06F9/3897 , Y02D10/16 , Y02D10/24 , Y02D50/20
摘要： 本发明揭示了用于改变多核处理器配置的方法和设备。在一个实施例中，节流模块(或者节流逻辑)可确定当前执行程序中存在的并行数量，并改变各种核上该程序的线程的执行。如果并行数量大，则处理器可以配置成在配置成消耗更低功率的核上运行更大数量的线程。如果并行数量小，则处理器可以配置成在配置成用于更高标量性能的核上运行更小数量的线程。
-
公开(公告)号：CN104603795A
公开(公告)日：2015-05-06
申请号：CN201380045434.7
申请日：2013-06-24
申请人： 英特尔公司
发明人： D·奥伦斯坦
CPC分类号： G06F9/30123 , G06F9/3009 , G06F9/462 , G06F9/3824 , G06F9/3867
摘要： 处理器使用扩展寄存器集合的多个区块来存储多个用户级线程的上下文。当前区块寄存器提供指向当前活动的区块的指针。第一线程将其上下文(第一上下文)保存在扩展寄存器集合的第一区块中，而第二线程将其上下文(第二上下文)保存在扩展寄存器集合的第二区块中。当处理器接收用于在第一线程与第二线程之间交换上下文的指令时，处理器将指针从指向第一区块改为指向第二区块，并利用存储在第二区块中的第二上下文来执行第二线程。
-
公开(公告)号：CN100565426C
公开(公告)日：2009-12-02
申请号：CN200580032835.4
申请日：2005-09-28
申请人： 英特尔公司
IPC分类号： G06F1/20
CPC分类号： G06F9/3851 , G06F1/206 , G06F1/3203 , G06F1/329 , G06F9/3885 , G06F9/3891 , G06F9/3897 , Y02D10/16 , Y02D10/24 , Y02D50/20
摘要： 本发明揭示了用于改变多核处理器配置的方法和设备。在一个实施例中，节流模块(或者节流逻辑)可确定当前执行程序中存在的并行数量，并改变各种核上该程序的线程的执行。如果并行数量大，则处理器可以配置成在配置成消耗更低功率的核上运行更大数量的线程。如果并行数量小，则处理器可以配置成在配置成用于更高标量性能的核上运行更小数量的线程。
-
公开(公告)号：CN100422905C
公开(公告)日：2008-10-01
申请号：CN200380105853.1
申请日：2003-11-24
申请人： 英特尔公司
IPC分类号： G06F1/32
摘要： 描述了各种设备和方法。依照通过处理器执行的第一种方法，其中所述处理器具有数据读出放大器，所述数据读出放大器用于从前侧总线的数据总线部分接收数据，并且其中：响应于地址选通的声明来启动数据读出放大器。然后至少响应于队列为空来禁止所述数据读出放大器。所述队列记录还有待于在前侧总线上执行的交易。依照通过处理器执行的第二种方法，其中所述处理器具有数据读出放大器以及地址读出放大器，所述数据读出放大器用于从前侧总线的数据总线部分接收数据，所述地址读出放大器用于从前侧总线的地址总线部分接收地址，其中：响应于请求指示的声明来启动地址读出放大器。响应于地址选通的声明来启动数据读出放大器。响应于所述请求指示的解除声明来禁止地址读出放大器。至少响应于队列为空来禁止地址读出放大器。所述队列记录还有待于在数据总线上执行的交易。
-
-
-
-
-
-
-
-
-
搜索结果
10 条记录 (耗时 0.022 秒)