利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

59 条记录 (耗时 0.034 秒)

    用于控制和/或状态寄存器的写入和/或读取的指令
    1.
    发明公开
    用于控制和/或状态寄存器的写入和/或读取的指令 审中-公开

    公开(公告)号：CN118733121A

    公开(公告)日：2024-10-01

    申请号：CN202311810378.3

    申请日：2023-12-26

    申请人： 英特尔公司

    发明人： K·萨布莱曼尼亚姆 ,  J·W·布兰德特 ,  G·尼格

    IPC分类号： G06F9/30

    摘要： 描述了允许控制和/或状态寄存器以用户特权级别被读取或被写入的技术。用于用户特权读取的指令的示例包括：用于操作码的一个或多个字段、用于存储控制和/或状态寄存器地址的源操作对象的一个或多个字段、以及用于目的地寄存器操作对象的一个或多个字段，其中操作码用于指示执行电路响应于对控制和/或状态寄存器的访问被允许，从其身份被存储在源操作对象中的控制和/或状态寄存器读取数据并且将数据写入目的地寄存器操作对象，其中对控制和/或状态寄存器的访问至少部分地由按控制和/或状态寄存器地址索引的操作系统受控制的数据结构的数据确定。

    用于在执行期间要求栈切换的软件控制的标志
    2.
    发明公开
    用于在执行期间要求栈切换的软件控制的标志 审中-公开

    公开(公告)号：CN116700789A

    公开(公告)日：2023-09-05

    申请号：CN202310139318.7

    申请日：2023-02-20

    申请人： 英特尔公司

    发明人： G·尼格 ,  H·P·安文

    IPC分类号： G06F9/30

    摘要： 本申请公开了用于在执行期间要求栈切换的软件控制的标志。描述了用于灵活返回和事件递送的技术。具体而言，在一些示例中，如果事件栈级别大于当前栈级别，则事件递送引起栈切换，其中，新的栈级别始终是当前栈级别和事件栈级别中较大的一者。

    具有受保护的访客机验证主机控制的装置和方法
    3.
    发明授权
    具有受保护的访客机验证主机控制的装置和方法 有权

    公开(公告)号：CN111638943B

    公开(公告)日：2023-08-15

    申请号：CN202010476273.9

    申请日：2018-01-26

    申请人： 英特尔公司

    发明人： D·M·杜汉姆 ,  G·尼格 ,  B·E·亨特利 ,  R·L·萨希塔 ,  B·V·帕特尔

    IPC分类号： G06F9/455 ,  G06F21/62

    摘要： 公开了具有受保护的访客机验证主机控制的安全公共云。在主机虚拟机监视器(VMM)不具有访问访客虚拟机(VM)内数据的能力或者直接访问控制访客VM的执行流的控制结构的能力的情况下，主机VMM“盲目地”运行。访客VM在甚至主机VMM都无法访问的受保护存储器区域(被称为密钥域)内执行。与访客VM的执行状态(例如，虚拟机控制结构(VMCS))和存储器映射(例如，扩展页表(EPT))有关的虚拟化数据结构也位于受保护存储器区域内并且也是使用密钥域密钥来加密的。不拥有其他密钥域的密钥域密钥的主机VMM和其他访客VM无法直接修改这些控制结构并且也无法访问受保护存储器区域。然而，主机VMM可以验证访客VM的控制结构的正确性。

    用于共享虚拟存储器的系统
    4.
    发明授权
    用于共享虚拟存储器的系统 有权

    公开(公告)号：CN106776379B

    公开(公告)日：2021-09-07

    申请号：CN201611013967.9

    申请日：2012-07-24

    申请人： 英特尔公司

    发明人： R·M·桑卡兰 ,  A·考克 ,  P·兰兹 ,  A·K·马里克 ,  J·B·克罗斯兰 ,  A·纳瓦勒 ,  G·尼格 ,  A·V·安德森

    IPC分类号： G06F12/1027

    摘要： 本申请公开了用于在支持共享虚拟存储器的异构计算系统中的TLB关闭的方法和装置。公开了用于在多核系统中的共享虚拟存储器的异构设备的有效的TLB(转换后备缓冲器)关闭的方法和装置。用于有效的TLB关闭的装置的实施例可以包括：TLB，用于存储虚拟地址转换条目；以及与所述TLB耦合的存储器管理单元，用于保持与所述虚拟地址转换条目相对应的PASID(进程地址空间标识符)状态条目。PASID状态条目可以包括活跃参考状态和懒惰无效状态。该存储器管理单元可以响应于接收来自多核系统中的设备的PASID状态更新请求而执行PASID状态条目的原子修改，并读取PASID状态条目的懒惰无效状态。该存储器管理单元可以在响应各自的懒惰无效状态的激活之前将PASID状态更新响应发送到该设备以同步TLB条目。

    用于处理器非写回能力的装置、方法和系统
    5.
    发明公开
    用于处理器非写回能力的装置、方法和系统 审中-实审

    公开(公告)号：CN112579158A

    公开(公告)日：2021-03-30

    申请号：CN202010542534.2

    申请日：2020-06-15

    申请人： 英特尔公司

    发明人： H·谢夫 ,  V·尚伯格 ,  G·尼格 ,  J·A·科尔曼

    IPC分类号： G06F9/30 ,  G06F9/22 ,  G06F9/38

    摘要： 本申请公开了用于处理器非写回能力的装置、方法和系统。描述了关于处理器非写回能力的系统、方法和装置。在一个实施例中，处理器包括：多个逻辑处理器；控制寄存器，包括非写回锁禁用位；高速缓存，由多个逻辑处理器共享；总线，用于将高速缓存耦合至存储器以对来自多个逻辑处理器的对存储器的存储器请求进行服务；以及存储器控制器，用于：当非写回锁禁用位被设置为第一值时，禁用总线对由多个逻辑处理器中的逻辑处理器发布的读取‑修改‑写入类型的存储器请求的非写回锁访问，以及当非写回锁禁用位被设置为第二值时，实现总线对读取‑修改‑写入类型的存储器请求的非写回锁访问。