用于多个顺序地址转换的合并的TLB结构

    公开(公告)号:CN104516833A

    公开(公告)日:2015-04-15

    申请号:CN201410498401.4

    申请日:2014-09-25

    申请人: 凯为公司

    IPC分类号: G06F12/10

    摘要: 本发明的各实施方式总体上涉及用于多个顺序地址转换的合并的TLB结构。具体地,一种支持虚拟化的计算机系统可以维护多个地址空间。每个客户机操作系统使用多个客户机虚拟地址(GVA),这些客户机虚拟地址被转换成多个客户机物理地址(GPA)。一个管理一个或多个客户机操作系统的超管理器将多个GPA转换成多个根物理地址(RPA)。一个合并的转换旁视缓冲器(MTLB)高速缓存该多个地址域之间的多种转换,从而使能更快速的地址转换和存储器访问。该MTLB可以作为多个不同高速缓存逻辑可寻址,并且可以被重新配置成用于将不同的空间分配给每个逻辑高速缓存。

    使用多个页表的执行
    9.
    发明公开

    公开(公告)号:CN104335162A

    公开(公告)日:2015-02-04

    申请号:CN201280072498.1

    申请日:2012-05-09

    申请人: 英特尔公司

    发明人: M·B·马赫森

    IPC分类号: G06F9/06 G06F9/30 G06F12/10

    摘要: 本发明描述了用于借助多个页表执行代码的技术和系统的实施例。在实施例中,利用多个处理器的异构系统可以使用多个页表来选择性地执行可执行代码的不同版本中适当的一个。系统可以被配置为支持使用指向虚拟存储器地址的函数指针。在实施例中,诸如在取码期间,可以映射虚拟存储器地址,在实施例中,当处理器力图使用函数指针执行取码时,可以使用与该处理器相关的页表将虚拟存储器地址转换为物理存储器地址,在该物理存储器地址处可以找到可由处理器执行的代码。多个页表的使用可以允许系统在对于所指向的每一个函数仅利用一个虚拟存储器地址的同时支持函数指针。可以描述和要求保护其他实施例。