公开(公告)号：CN104781803B

公开(公告)日：2018-06-15

申请号：CN201280076824.6

申请日：2012-12-26

申请人： 英特尔公司

发明人： M·奈克 ,  G·N·斯里尼瓦萨 ,  A·纳韦 ,  I·M·索迪 ,  P·纳凡兹 ,  E·高巴托夫 ,  E·威斯曼 ,  A·D·亨罗伊德 ,  A·J·赫德瑞奇 ,  G·康纳 ,  S·D·哈恩 ,  P·布莱特 ,  D·A·考法蒂 ,  D·R·萨巴瑞迪 ,  A·帕拉哈卡兰

IPC分类号： G06F15/80 ,  G06F1/26 ,  G06F13/14 ,  G06F9/06

CPC分类号： G06F9/461 ,  G06F9/3851 ,  G06F9/4856 ,  G06F9/5094 ,  Y02D10/22

摘要： 根据一个实施例，处理器包括：多个处理器核，用于执行多个线程；共享存储设备，通信地耦合至多个处理器核；功率控制单元(PCU)，通信地耦合至多个处理器核，该PCU用于在不需要任何软件(SW)干预的情况下，确定是否应当将正在由第一处理器核执行的线程迁移到第二处理器核；以及迁移单元，响应于从PCU接收到迁移线程的指令，该迁移单元用于：将第一处理器核的架构状态的至少部分存储在共享存储设备中；并且在不需要任何SW干预的情况下，将该线程迁移到第二处理器核，使得该第二处理器核在SW不知晓的情况下，基于来自共享存储设备的架构状态，继续执行该线程。

公开(公告)号：CN105051678A

公开(公告)日：2015-11-11

申请号：CN201380062302.5

申请日：2013-06-19

申请人： 英特尔公司

发明人： P·纳凡兹 ,  G·N·斯里尼瓦萨 ,  E·高巴托夫 ,  D·R·萨巴瑞迪 ,  M·奈克 ,  A·纳韦 ,  A·帕拉哈卡兰 ,  E·威斯曼 ,  D·A·考法蒂 ,  P·布莱特 ,  S·D·哈恩 ,  A·J·赫德瑞奇 ,  R·艾耶 ,  N·赤特罗 ,  I·M·索迪 ,  G·康纳 ,  R·J·芬格

IPC分类号： G06F9/28 ,  G06F9/38 ,  G06F9/46

CPC分类号： G06F9/5044 ,  G06F9/45533 ,  G06F9/5077 ,  G06F9/5094 ,  G06F15/80 ,  Y02D10/22

摘要： 描述了异构处理器架构。例如，根据本发明的一个实施例的处理器包括：具有第一处理特性的一个或多个物理处理器核的第一集合；具有不同于该第一处理特性的第二处理特性的一个或多个物理处理器核的第二集合；虚拟到物理(V-P)映射逻辑，用于将多个虚拟处理器暴露给软件，多个虚拟处理器对于软件就像是多个同构处理器核，该软件用于好像多个虚拟处理器是同构处理器核那样来将多个线程分配给多个虚拟处理器；其中，V-P映射逻辑用于将每一个虚拟处理器映射至物理处理器核的第一集合或物理处理器核的第二集合中的物理处理器，使得由软件分配给第一虚拟处理器的线程由从物理处理器的第一集合或第二集合被映射至第一虚拟处理器的物理处理器执行。

公开(公告)号：CN105051678B

公开(公告)日：2019-01-29

申请号：CN201380062302.5

申请日：2013-06-19

申请人： 英特尔公司

发明人： P·纳凡兹 ,  G·N·斯里尼瓦萨 ,  E·高巴托夫 ,  D·R·萨巴瑞迪 ,  M·奈克 ,  A·纳韦 ,  A·帕拉哈卡兰 ,  E·威斯曼 ,  D·A·考法蒂 ,  P·布莱特 ,  S·D·哈恩 ,  A·J·赫德瑞奇 ,  R·艾耶 ,  N·赤特罗 ,  I·M·索迪 ,  G·康纳 ,  R·J·芬格

IPC分类号： G06F9/28 ,  G06F9/38 ,  G06F9/46

摘要： 描述了异构处理器架构。例如，根据本发明的一个实施例的处理器包括：具有第一处理特性的一个或多个物理处理器核的第一集合；具有不同于该第一处理特性的第二处理特性的一个或多个物理处理器核的第二集合；虚拟到物理(V‑P)映射逻辑，用于将多个虚拟处理器暴露给软件，多个虚拟处理器对于软件就像是多个同构处理器核，该软件用于好像多个虚拟处理器是同构处理器核那样来将多个线程分配给多个虚拟处理器；其中，V‑P映射逻辑用于将每一个虚拟处理器映射至物理处理器核的第一集合或物理处理器核的第二集合中的物理处理器，使得由软件分配给第一虚拟处理器的线程由从物理处理器的第一集合或第二集合被映射至第一虚拟处理器的物理处理器执行。

公开(公告)号：CN104969182A

公开(公告)日：2015-10-07

申请号：CN201380059052.X

申请日：2013-06-25

申请人： 英特尔公司

发明人： E·高巴托夫 ,  A·纳韦 ,  I·M·索迪 ,  G·N·斯里尼瓦萨 ,  E·威斯曼 ,  G·康纳 ,  M·奈克 ,  R·J·芬格 ,  A·D·亨罗伊德 ,  D·R·萨巴瑞迪 ,  D·A·考法蒂 ,  P·纳凡兹

IPC分类号： G06F9/28 ,  G06F9/38 ,  G06F9/46

CPC分类号： G06F9/5094 ,  G06F1/206 ,  G06F1/3206 ,  Y02D10/16 ,  Y02D10/22

摘要： 一个方面的处理器包括至少一个较低处理能力且较低功耗的物理计算元件和至少一个较高处理能力且较高功耗的物理计算元件。迁移性能受益评估逻辑将评估工作负荷从至少一个较低处理能力的计算元件向至少一个较高处理能力的计算元件的迁移的性能受益，并基于评估的性能受益，判断是否允许迁移。可用的能量和热预算评估逻辑将评估可用的能量和热预算，并如果迁移在可用的能量和热预算内，则判断允许迁移。当由迁移性能受益评估逻辑和可用的能量和热预算评估逻辑两者都允许时，工作负荷迁移逻辑将执行迁移。

公开(公告)号：CN104781803A

公开(公告)日：2015-07-15

申请号：CN201280076824.6

申请日：2012-12-26

申请人： 英特尔公司

发明人： M·奈克 ,  G·N·斯里尼瓦萨 ,  A·纳韦 ,  I·M·索迪 ,  P·纳凡兹 ,  E·高巴托夫 ,  E·威斯曼 ,  A·D·亨罗伊德 ,  A·J·赫德瑞奇 ,  G·康纳 ,  S·D·哈恩 ,  P·布莱特 ,  D·A·考法蒂 ,  D·R·萨巴瑞迪 ,  A·帕拉哈卡兰

IPC分类号： G06F15/80 ,  G06F1/26 ,  G06F13/14 ,  G06F9/06

CPC分类号： G06F9/461 ,  G06F9/3851 ,  G06F9/4856 ,  G06F9/5094 ,  Y02D10/22

摘要： 根据一个实施例，处理器包括：多个处理器核，用于执行多个线程；共享存储设备，通信地耦合至多个处理器核；功率控制单元(PCU)，通信地耦合至多个处理器核，该PCU用于在不需要任何软件(SW)干预的情况下，确定是否应当将正在由第一处理器核执行的线程迁移到第二处理器核；以及迁移单元，响应于从PCU接收到迁移线程的指令，该迁移单元用于：将第一处理器核的架构状态的至少部分存储在共享存储设备中；并且在不需要任何SW干预的情况下，将该线程迁移到第二处理器核，使得该第二处理器核在SW不知晓的情况下，基于来自共享存储设备的架构状态，继续执行该线程。

公开(公告)号：CN101313286B

公开(公告)日：2012-03-28

申请号：CN200680043761.9

申请日：2006-12-07

申请人： 英特尔公司

发明人： T·伊格扎瓦 ,  G·N·桑塔纳克里什南 ,  M·T·罗兰 ,  G·N·斯里尼瓦萨

IPC分类号： G06F12/08

CPC分类号： G06F12/0842

摘要： 根据本发明的一个实施例，揭示了一种方法：选择高速缓存中多个高速缓存通道的第一个子集，用于存储被识别为高优先级硬件线程的硬件线程，以由与所述高速缓存通信的多线程处理器对所述被识别为高优先级硬件线程的硬件线程进行处理；将高优先级硬件线程分配给所选择的第一个子集；监控被分配给多个高速缓存通道中所选择的第一个子集的高优先级硬件线程的高速缓存使用；以及基于所述监控步骤，如果所述高优先级硬件线程的高速缓存使用超出预定的非活动高速缓存使用门限值，则将所分配的高优先级硬件线程重新分配给所述多个高速缓存通道中的任何高速缓存通道。

公开(公告)号：CN105247476A

公开(公告)日：2016-01-13

申请号：CN201380077034.4

申请日：2013-06-29

申请人： 英特尔公司

发明人： Y-C·刘 ,  J·W·霍里翰 ,  K·加纳帕蒂 ,  U·Y·奥格拉斯 ,  A·W·储 ,  G·N·斯里尼瓦萨

IPC分类号： G06F9/28 ,  G06F9/30 ,  G06F9/38

CPC分类号： G06F13/4031 ,  G06F15/17381

摘要： 在第一环形站处接收特定的消息，其中第一环形站连接到网格互连的第一环形，所述网格互连包括沿第一方向取向的多个环形以及沿大致正交于第一方向的第二方向取向的多个环形。将特定的消息注入到网格互连的第二环形上。第一环形沿第一方向取向，第二环形沿第二方向取向，并且特定的消息在第二环形上被转发至连接到第二环形的目的地组件的另一环形站。

公开(公告)号：CN105144086A

公开(公告)日：2015-12-09

申请号：CN201380062283.6

申请日：2013-06-27

申请人： 英特尔公司

发明人： P·纳凡兹 ,  G·N·斯里尼瓦萨 ,  E·高巴托夫 ,  D·R·萨巴瑞迪 ,  M·奈克 ,  A·纳韦 ,  A·帕拉哈卡兰 ,  E·威斯曼 ,  D·A·考法蒂 ,  P·布莱特 ,  S·D·哈恩 ,  A·J·赫德瑞奇 ,  I·M·索迪 ,  G·康纳 ,  R·J·芬格 ,  B·E·贝格比 ,  A·D·亨罗伊德

IPC分类号： G06F9/38 ,  G06F9/46

CPC分类号： G06F9/3891

摘要： 描述了异构处理器架构。例如，根据本发明的一个实施例的处理器包括：大型物理处理器核的集合；小型物理处理器核的集合，这些小型物理处理器核具有相对于大型物理处理器核的相对较低的性能处理能力和相对较低的功率使用；虚拟到物理(V-P)映射逻辑，用于通过虚拟核的对应集合将大型物理处理器核的集合暴露给软件，并且对该软件隐藏小型物理处理器核的集合。

公开(公告)号：CN105144082A

公开(公告)日：2015-12-09

申请号：CN201280077266.5

申请日：2012-12-28

申请人： 英特尔公司

发明人： D·R·萨巴瑞迪 ,  G·N·斯里尼瓦萨 ,  D·A·考法蒂 ,  S·D·哈恩 ,  M·奈克 ,  P·纳凡兹 ,  A·帕拉哈卡兰 ,  E·高巴托夫 ,  A·纳韦 ,  I·M·索迪 ,  E·威斯曼 ,  P·布莱特 ,  G·康纳 ,  R·J·芬格

IPC分类号： G06F9/06 ,  G06F1/32 ,  G06F9/46 ,  G06F9/44

CPC分类号： G06F9/3885 ,  G06F9/5094 ,  Y02D10/22

摘要： 处理器包括支持不同的核类型的多个逻辑核的多个物理核，其中核类型包括大核类型和小核类型。多线程应用程序包括由逻辑核的第一子集在第一时隙并发地执行的多个软件线程。基于从监测在第一时隙执行收集到的数据，处理器选择逻辑核的第二子集，用于软件线程在第二时隙的并发执行。第二子集中的每一个逻辑核都具有匹配软件线程中的一个的特征的一种核类型。

公开(公告)号：CN103119908A

公开(公告)日：2013-05-22

申请号：CN201180045925.2

申请日：2011-09-23

申请人： 英特尔公司

发明人： R·J·萨弗兰克 ,  D·达斯莎玛 ,  G·N·斯里尼瓦萨

IPC分类号： H04L29/06 ,  H04L29/10 ,  G06F13/14

CPC分类号： G06F12/0835

摘要： 用于在PCIe接口上实现英特尔快速通路互连(QPI)的方法和装置。QPI协议的高层通过使用在相应PCIe x16、x8和x4快线配置上的QPI数据位映射在PCIe接口的物理层上实现。利用QPI链路层-PCIe物理层接口以从下层的PCIe物理层(和相应的PCIe接口电路)中提取QPI链路层、路由层和协议层，这允许在PCIe硬件上利用QPI协议消息。因此，可在PCIe接口电路上实现QPI功能，例如对一致性存储器事务的支持。