-
公开(公告)号：CN109587086B
公开(公告)日：2024-09-20
申请号：CN201810985941.3
申请日：2018-08-28
申请人： 英特尔公司
IPC分类号： H04L49/9057 , H04L12/46 , H04L45/50 , H04L45/302 , H04L45/74 , H04L9/40
摘要： 一种装置，包括：硬件平台；在硬件平台上执行的逻辑，该逻辑被配置为：接收包括第一多个分组的批次；识别批次的公共属性；根据公共属性对批处理执行批处理；生成针对批次的提示，该提示包含有关批次的信息以便于对批次的处理；并将批次与提示一起转发到主机平台网络接口。
-
公开(公告)号：CN109587076B
公开(公告)日：2024-08-13
申请号：CN201810985977.1
申请日：2018-08-28
申请人： 英特尔公司
IPC分类号： H04L49/9057
摘要： 一种网络接口设备，包括：入口接口；主机平台接口，其通信地耦合到主机平台；以及分组预处理器，其包括逻辑，该逻辑用于：经由入口接口接收包括多个离散数据单元的数据序列；将数据序列识别为用于并行处理操作的数据；将离散数据单元重新排序为经重新排序的数据帧，经重新排序的数据帧被配置为对离散数据单元进行排序以用于由并行处理操作进行消耗；以及经由主机平台接口将经重新排序的数据发送到主机平台。
-
-
公开(公告)号：CN110633170A
公开(公告)日：2019-12-31
申请号：CN201910428618.0
申请日：2019-05-22
申请人： 英特尔公司
摘要： 在一个示例中公开了一种计算装置，包括：包括硬件平台的本地平台；管理接口，其用于将本地平台通信地耦合到管理控制器；虚拟化基础结构，其用于在硬件平台上操作并提供本地虚拟化功能；以及恢复控制器，其用于在硬件平台上操作，并且被配置为：经由管理接口从管理控制器接收恢复策略，恢复策略包括用于处理虚拟化功能中的故障的信息；检测本地虚拟化功能中的故障；并且响应于检测到故障而实现恢复动作。
-
公开(公告)号：CN109561064A
公开(公告)日：2019-04-02
申请号：CN201810973600.4
申请日：2018-08-24
申请人： 英特尔公司
IPC分类号： H04L29/06
摘要： 描述了用于处理数据单元的技术和装置。在一个实施例中，例如，用于联网的装置可以包括至少一个存储器，逻辑，逻辑的至少一部分包括在耦合到至少一个存储器的硬件中，所述逻辑用于访问具有加密的部分的加密的分组，确定加密的部分的至少一个流控制段，对至少一个流控制段进行解密以生成部分解密的分组，该部分解密的分组包括解密的至少一个流控制段和加密的其余部分，其余部分包括加密的分组的不包括解密的至少一个流控制段的部分，访问解密的至少一个流控制段中的处理信息，并根据处理信息来处理部分解密的分组。描述并要求保护其他实施例。
-
公开(公告)号：CN110199242B
公开(公告)日：2023-08-29
申请号：CN201780084195.4
申请日：2017-02-24
申请人： 英特尔公司
发明人： V·斯里尼瓦桑 , K·V·西斯拉 , C·D·高夫 , I·M·斯泰纳 , N·古普塔 , V·加格 , A·巴尔马 , S·A·沃拉 , D·P·莱内尔 , J·M·沙利文 , N·古鲁莫什 , W·J·鲍希尔 , V·拉马穆尔蒂 , C·麦克纳马拉 , J·J·布朗 , R·达斯
摘要： 处理设备包括多个处理核心；控制寄存器，控制寄存器与多个处理核心的第一处理核心相关联，以存储第一基本时钟频率值，第一处理核心以第一基本时钟频率值运行；以及功率管理电路，功率管理电路用于：接收包括第二基本时钟频率值的基本时钟频率请求；将第二基本时钟频率值存储在控制寄存器中，以引起第一处理核心以第二基本时钟频率值运行；以及在与功率管理电路相关联的硬件接口上暴露第二基本时钟频率值。
-
公开(公告)号：CN114490499A
公开(公告)日：2022-05-13
申请号：CN202111188982.8
申请日：2021-10-12
申请人： 英特尔公司
IPC分类号： G06F15/17 , G06F15/173 , G06F9/48 , G06F9/50
摘要： 在一个实施例中，一种系统包括设备和主机。设备包括设备流缓冲器。主机包括：用于执行至少第一应用和第二应用的处理器；主机流缓冲器；以及主机调度器。第一应用与第一发送流送信道相关联，以将第一数据从第一应用流送到设备流缓冲器。第一发送流送信道在设备流缓冲器中具有第一分配量的缓冲器空间。主机调度器至少部分地基于在设备流缓冲器中的第一分配量的缓冲器空间中的空间可用性来调度第一数据从第一应用到第一发送流送信道的入队。描述并要求保护其他实施例。
-
公开(公告)号：CN109587076A
公开(公告)日：2019-04-05
申请号：CN201810985977.1
申请日：2018-08-28
申请人： 英特尔公司
IPC分类号： H04L12/861
CPC分类号： H04L49/9057 , H04L47/34 , H04L49/3045 , H04L49/9021
摘要： 一种网络接口设备，包括：入口接口；主机平台接口，其通信地耦合到主机平台；以及分组预处理器，其包括逻辑，该逻辑用于：经由入口接口接收包括多个离散数据单元的数据序列；将数据序列识别为用于并行处理操作的数据；将离散数据单元重新排序为经重新排序的数据帧，经重新排序的数据帧被配置为对离散数据单元进行排序以用于由并行处理操作进行消耗；以及经由主机平台接口将经重新排序的数据发送到主机平台。
-
-
公开(公告)号：CN114237382B
公开(公告)日：2024-03-22
申请号：CN202111591730.X
申请日：2017-02-24
申请人： 英特尔公司
发明人： V·斯里尼瓦桑 , K·V·西斯拉 , C·D·高夫 , I·M·斯泰纳 , N·古普塔 , V·加格 , A·巴尔马 , S·A·沃拉 , D·P·莱内尔 , J·M·沙利文 , N·古鲁莫什 , W·J·鲍希尔 , V·拉马穆尔蒂 , C·麦克纳马拉 , J·J·布朗 , R·达斯
IPC分类号： G06F1/324 , G06F1/3203 , G06F1/08 , G06F9/30 , G06F9/455 , G06F9/48 , G06F9/4401 , G06F9/445
摘要： 一种处理器，包括：多个处理器核心，控制寄存器存储所述多个处理器核心中的相应处理核器核心的每核心基本时钟频率值，电源管理电路，用于执行电源控制单元固件，以至少部分地基于每个核心的基本时钟频率值来所述控制多个处理核心的时钟频率，所述电源管理电路用于接收不同于相应的默认每核心基本时钟频率值的目标每核心基本时钟频率值；将目标每核心基本时钟频率值存储在相应的控制寄存器中，以使多个处理器核心中的相应处理器核心根据该目标每核心基本时钟频率值运行；向软件暴露目标每核心基本时钟频率值。
-
-
-
-
-
-
-
-
-
搜索结果
16 条记录 (耗时 0.03 秒)
