-
公开(公告)号：CN105247503B
公开(公告)日：2019-02-12
申请号：CN201380077026.X
申请日：2013-06-28
申请人： 英特尔公司
IPC分类号： G06F15/16
摘要： 公开了用于聚合跨设备的计算资源、存储资源以及输入/输出(I/O)资源的示例。在某些示例中，第一设备可以向第二设备迁移与执行一个或多个应用相关联的至少某些计算资源、存储资源或者I/O资源。用于执行一个或多个应用的至少某些计算资源、存储资源或者I/O资源的迁移可以使得第一设备能够节省电力和/或利用第二设备的增强的处理能力。在某些示例中，可以以对用于第一设备或第二设备的操作系统是透明的方式来发生用于执行一个或多个应用的计算资源、存储资源或I/O资源的迁移。描述并请求保护了其它示例。
-
公开(公告)号：CN105247442B
公开(公告)日：2018-06-08
申请号：CN201380077038.2
申请日：2013-06-28
申请人： 英特尔公司
CPC分类号： G06F1/3234 , G06F1/3246 , G06F1/3287 , G06F9/4893 , Y02D10/24 , Y02D50/20
摘要： 在一个实施例中，一种装置包括多个处理器部件；一个或多个设备部件，其通信地耦合到所述多个处理器部件中的一个或多个处理器部件；以及控制器，其包括其中的至少一部分是硬件的逻辑，所述逻辑用于安排与一个或多个活动周期穿插的一个或多个强制空闲周期，强制空闲周期跨越一持续时间，在所述持续时间期间所述多个处理器部件以及所述一个或多个设备部件同时置于各自的空闲状态，所述空闲状态定义在所述强制空闲周期的隔离的子周期期间的强制空闲功率状态。公开并要求保护其它实施例。
-
公开(公告)号：CN105247503A
公开(公告)日：2016-01-13
申请号：CN201380077026.X
申请日：2013-06-28
申请人： 英特尔公司
IPC分类号： G06F15/16
CPC分类号： G06F9/5094 , G06F2209/509 , Y02D10/22
摘要： 公开了用于聚合跨设备的计算资源、存储资源以及输入/输出(I/O)资源的示例。在某些示例中，第一设备可以向第二设备迁移与执行一个或多个应用相关联的至少某些计算资源、存储资源或者I/O资源。用于执行一个或多个应用的至少某些计算资源、存储资源或者I/O资源的迁移可以使得第一设备能够节省电力和/或利用第二设备的增强的处理能力。在某些示例中，可以对用于第一设备或第二设备的操作系统是透明的方式来发生用于执行一个或多个应用的计算资源、存储资源或I/O资源的迁移。描述并请求保护了其它示例。
-
公开(公告)号：CN103765345A
公开(公告)日：2014-04-30
申请号：CN201280042566.X
申请日：2012-07-02
申请人： 英特尔公司
CPC分类号： G06F1/325 , G06F1/3206 , G06F1/3234 , G06F1/3278 , G06F1/3287 , Y02D10/157 , Y02D10/171
摘要： 一种用于降低平台中的空闲链路功率的方法和装置。在本发明的一个实施例中，所述平台中的主机以及其耦接的端点分别具有允许所述主机以及其耦接的端点中的高速链路电路的禁用的低功率空闲链路状态。在本发明的一个实施例中，由于所述主机以及其耦接的端点能够关闭它们的高速链路电路，因此这允许所述平台降低其空闲功率。
-
公开(公告)号：CN103765345B
公开(公告)日：2016-08-17
申请号：CN201280042566.X
申请日：2012-07-02
申请人： 英特尔公司
CPC分类号： G06F1/325 , G06F1/3206 , G06F1/3234 , G06F1/3278 , G06F1/3287 , Y02D10/157 , Y02D10/171
摘要： 一种用于降低平台中的空闲链路功率的方法和装置。在本发明的一个实施例中，所述平台中的主机以及其耦接的端点分别具有允许所述主机以及其耦接的端点中的高速链路电路的禁用的低功率空闲链路状态。在本发明的一个实施例中，由于所述主机以及其耦接的端点能够关闭它们的高速链路电路，因此这允许所述平台降低其空闲功率。
-
公开(公告)号：CN105247442A
公开(公告)日：2016-01-13
申请号：CN201380077038.2
申请日：2013-06-28
申请人： 英特尔公司
CPC分类号： G06F1/3234 , G06F1/3246 , G06F1/3287 , G06F9/4893 , Y02D10/24 , Y02D50/20
摘要： 在一个实施例中，一种装置包括多个处理器部件；一个或多个设备部件，其通信地耦合到所述多个处理器部件中的一个或多个处理器部件；以及控制器，其包括其中的至少一部分是硬件的逻辑，所述逻辑用于安排与一个或多个活动周期穿插的一个或多个强制空闲周期，强制空闲周期跨越一持续时间，在所述持续时间期间所述多个处理器部件以及所述一个或多个设备部件同时置于各自的空闲状态，所述空闲状态定义在所述强制空闲周期的隔离的子周期期间的强制空闲功率状态。公开并要求保护其它实施例。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.019 秒)
