-
公开(公告)号：CN107102844B
公开(公告)日：2021-06-08
申请号：CN201710301296.4
申请日：2011-12-23
申请人： 英特尔公司
IPC分类号： G06F9/30
摘要： 本申请公开了超级乘加(超级MADD)指令。描述了一种处理指令的方法，该方法包括取出并解码该指令。该指令具有分开的目的地地址、第一操作数源地址和第二操作数源地址分量。第一操作数源地址标识第一掩码图案在掩码寄存器空间中的位置。第二操作数源地址标识第二掩码图案在掩码寄存器空间中的位置。该方法还包括：从掩码寄存器空间中取出第一掩码图案；从掩码寄存器空间中取出第二掩码图案；将第一和第二掩码图案合并成一合并掩码图案；以及将该合并掩码图案存储到该目的地址所标识的存储位置处。
-
公开(公告)号：CN106775592B
公开(公告)日：2019-03-12
申请号：CN201611063814.5
申请日：2011-12-23
申请人： 英特尔公司
发明人： J·考博尔圣阿德里安 , A·T·福塞斯 , T·D·弗莱切 , L·K·吴 , E·斯普林格
摘要： 公开了使用三个标量项的超级乘加(超级MADD)指令。描述了具有执行单元逻辑电路的处理核，所述执行单元逻辑电路使第一寄存器存储第一向量输入操作数，使第二寄存器存储第二向量输入操作数，以及第三寄存器存储包含标量输入操作数a、b、c的打包数据结构。所述执行单元逻辑电路还包括用于执行操作(a*(第一向量输入操作数))+(b*(第二向量操作数))+c的乘法器。
-
公开(公告)号：CN104813277B
公开(公告)日：2019-06-28
申请号：CN201280077162.4
申请日：2012-12-19
申请人： 英特尔公司
CPC分类号： G06F9/3836 , G06F1/3243 , G06F1/329 , G06F9/3001 , G06F9/30036 , Y02D10/152 , Y02D10/24
摘要： 处理器包括指令调度和分派(调度/分派)单元，其用于接收单指令多数据(SIMD)指令，该SIMD指令用于对存储在由第一源操作数指示的存储位置中的多个数据元素执行操作。该指令调度/分派单元用于基于第二源操作数确定数据元素中的第一数据元素，该第一数据元素将不被操作而生成被写入到目的地操作数中的结果。该处理器进一步包括：多个处理元件，耦合至指令调度/分派单元，这些处理元件用于以向量方式处理SIMD指令的数据元素；以及功率管理单元，耦合至指令调度/分派单元，该功率管理单元用于减少多个处理元件中的配置为用于处理第一数据元素的第一处理元件的功耗。
-
公开(公告)号：CN104011664A
公开(公告)日：2014-08-27
申请号：CN201180075792.3
申请日：2011-12-23
申请人： 英特尔公司
发明人： J·考博尔圣阿德里安 , A·T·福塞斯 , T·D·弗莱切 , L·K·吴 , E·斯普林格
CPC分类号： G06F9/3001 , G06F9/30014 , G06F9/30018 , G06F9/30036 , G06F9/30145 , G06F9/3893
摘要： 本发明描述了具有执行单元逻辑电路的处理核，所述执行单元逻辑电路使第一寄存器存储第一向量输入操作数，使第二寄存器存储第二向量输入操作数，以及第三寄存器存储包含标量输入操作数a、b、c的打包数据结构。所述执行单元逻辑电路还包括用于执行操作(a*(第一向量输入操作数))+(b*(第二向量操作数))+c的乘法器。
-
公开(公告)号：CN103793203A
公开(公告)日：2014-05-14
申请号：CN201310534213.8
申请日：2013-10-31
申请人： 英特尔公司
IPC分类号： G06F9/302 , G06F15/163
CPC分类号： G06F7/60 , G06F1/324 , G06F1/3243 , G06F7/48 , G06F7/483 , G06F7/5443 , G06F7/57 , G06F9/30 , G06F9/3001 , G06F2207/3884 , Y02D10/126 , Y02D10/152
摘要： 公开了响应于输入数据值降低FMA单元中的功率消耗的技术。在实施例中，融合乘加（FMA）电路被配置为接收多个输入数据值以执行所述输入数据值上的FMA指令。所述电路包括乘法器单元和耦合到所述乘法器单元的输出的加法器单元，和控制逻辑，其接收所述输入数据值并降低切换活动，并由此基于所述输入数据值中的一个或多个的值降低所述电路的一个或多个组件的功率消耗。对其他实施例也予以描述并要求保护。
-
公开(公告)号：CN104011665B
公开(公告)日：2017-05-31
申请号：CN201180075799.5
申请日：2011-12-23
申请人： 英特尔公司
CPC分类号： G06F9/3001 , G06F9/30018 , G06F9/30036 , G06F9/30101 , G06F9/30145
摘要： 描述了一种处理指令的方法，该方法包括取出并解码该指令。该指令具有分开的目的地地址、第一操作数源地址和第二操作数源地址分量。第一操作数源地址标识第一掩码图案在掩码寄存器空间中的位置。第二操作数源地址标识第二掩码图案在掩码寄存器空间中的位置。该方法还包括：从掩码寄存器空间中取出第一掩码图案；从掩码寄存器空间中取出第二掩码图案；将第一和第二掩码图案合并成一合并掩码图案；以及将该合并掩码图案存储到该目的地址所标识的存储位置处。
-
公开(公告)号：CN104011664B
公开(公告)日：2016-12-28
申请号：CN201180075792.3
申请日：2011-12-23
申请人： 英特尔公司
发明人： J·考博尔圣阿德里安 , A·T·福塞斯 , T·D·弗莱切 , L·K·吴 , E·斯普林格
CPC分类号： G06F9/3001 , G06F9/30014 , G06F9/30018 , G06F9/30036 , G06F9/30145 , G06F9/3893
摘要： 描述了具有执行单元逻辑电路的处理核，所述执行单元逻辑电路使第一寄存器存储第一向量输入操作数，使第二寄存器存储第二向量输入操作数，以及第三寄存器存储包含标量输入操作数a、b、c的打包数据结构。所述执行单元逻辑电路还包括用于执行操作(a*(第一向量输入操作数))+(b*(第二向量操作数))+c的乘法器。
-
公开(公告)号：CN104011658A
公开(公告)日：2014-08-27
申请号：CN201180075531.1
申请日：2011-12-16
申请人： 英特尔公司
CPC分类号： G06F9/30036 , G06F9/30007 , G06F9/3001 , G06F9/30014 , G06F9/30018 , G06F9/30032 , G06F9/30109 , G06F9/30145 , G06F9/3016 , G06F9/30185 , G06F9/3836 , G06F15/8053 , G06F17/17 , G06T3/4007
摘要： 指令和逻辑提供向量线性内插功能。在一些实施例中，响应于一指令，该指令指定来自一组向量寄存器的第一操作数、每个向量元素的大小、向量元素中的要计算线性内插的部分、来自一组向量寄存器的第二操作数、以及第三操作数，执行单元分别从第一、第二和第三操作数中的相应数据字段读取具有向量元素的大小的第一值、第二值和第三值，并将内插值计算为第一值乘以第二值的积减去第二值乘以第三值的积再加上第三值。
-
公开(公告)号：CN107102844A
公开(公告)日：2017-08-29
申请号：CN201710301296.4
申请日：2011-12-23
申请人： 英特尔公司
IPC分类号： G06F9/30
CPC分类号： G06F9/3001 , G06F9/30018 , G06F9/30036 , G06F9/30101 , G06F9/30145
摘要： 本申请公开了超级乘加(超级MADD)指令。描述了一种处理指令的方法，该方法包括取出并解码该指令。该指令具有分开的目的地地址、第一操作数源地址和第二操作数源地址分量。第一操作数源地址标识第一掩码图案在掩码寄存器空间中的位置。第二操作数源地址标识第二掩码图案在掩码寄存器空间中的位置。该方法还包括：从掩码寄存器空间中取出第一掩码图案；从掩码寄存器空间中取出第二掩码图案；将第一和第二掩码图案合并成一合并掩码图案；以及将该合并掩码图案存储到该目的地址所标识的存储位置处。
-
公开(公告)号：CN103793203B
公开(公告)日：2017-04-12
申请号：CN201310534213.8
申请日：2013-10-31
申请人： 英特尔公司
IPC分类号： G06F9/302 , G06F15/163
摘要： 公开了响应于输入数据值降低FMA单元中的功率消耗的技术。在实施例中，融合乘加（FMA）电路被配置为接收多个输入数据值以执行所述输入数据值上的FMA指令。所述电路包括乘法器单元和耦合到所述乘法器单元的输出的加法器单元，和控制逻辑，其接收所述输入数据值并降低切换活动，并由此基于所述输入数据值中的一个或多个的值降低所述电路的一个或多个组件的功率消耗。对其他实施例也予以描述并要求保护。
-
-
-
-
-
-
-
-
-
搜索结果
16 条记录 (耗时 0.027 秒)
