公开(公告)号：CN109669723A

公开(公告)日：2019-04-23

申请号：CN201710954603.9

申请日：2017-10-13

申请人： 阿里巴巴集团控股有限公司

发明人： 黄啸 ,  田连武

IPC分类号： G06F9/38

CPC分类号： G06F9/3836 ,  G06F9/3889

摘要： 本申请实施例提供了一种硬件访问方法、装置、设备和机器可读介质，其中的方法具体包括：第一操作系统接收第二操作系统发送的控制指令，所述控制指令包括硬件的信息以及控制方式信息；根据所述控制方式信息、所述第一操作系统针对所述硬件的控制状态、以及所述第二操作系统针对所述硬件的控制状态，对所述控制指令进行响应。本申请实施例可以实现多个操作系统对于硬件的互斥访问。

公开(公告)号：CN108984210A

公开(公告)日：2018-12-11

申请号：CN201810394327.X

申请日：2018-04-27

申请人： 英特尔公司

发明人： Y·张

IPC分类号： G06F9/30 ,  G06F9/38 ,  G06F8/41

CPC分类号： G06F8/433 ,  G06F8/20 ,  G06F8/34 ,  G06F15/825 ,  G06F9/3005 ,  G06F8/41 ,  G06F9/3836

摘要： 一种用于将控制流程序自动转换成数据流程序的装置包括非暂时性机器可读介质和存储在机器可读介质中的翻译器。翻译器当由数据处理系统执行时，使数据处理系统能够(a)自动生成控制流程序的控制依赖图、(b)至少部分地基于控制依赖图来自动生成数据流图、以及(c)至少部分地基于数据流图来自动生成数据流程序。在一个实施例或场景中，响应于确定控制流程序的变量在一个控制依赖区域中被定义并且在不同的控制依赖区域中被使用，翻译器还可以将开关指令自动插入到数据流程序中。描述并要求保护了其他的实施例。

公开(公告)号：CN108681466A

公开(公告)日：2018-10-19

申请号：CN201810259611.6

申请日：2018-03-27

申请人： 广东岭南通股份有限公司

发明人： 谢振东 ,  方秋水 ,  徐锋 ,  何建兵 ,  梁昭俊 ,  陈绍其 ,  张景奎 ,  余红玲 ,  冷梦甜

IPC分类号： G06F9/38

CPC分类号： G06F9/3836

摘要： 本发明公开了一种基于格式化分组指令的CPU卡控制方法，包括以下步骤：读取步骤，从配置文件中读取与业务流程相对应的指令组；处理步骤，对指令组的指令逐条进行处理类型判断，根据不同的处理类型对指令进行相应处理，将处理后的指令格式化，生成格式化指令组；结果解析步骤，将格式化指令组发送至客户终端，接收客户终端与CPU卡交互后的返回信息，根据客户终端的返回信息，对照格式化指令组的每条指令，逐条解析并记录结果。本发明还公开了一种电子设备及存储介质，本发明的一种基于格式化分组指令的CPU卡控制方法、电子设备及存储介质，能够避免客户终端的逻辑影响，实现应用服务器直接控制CPU卡。

公开(公告)号：CN108376097A

公开(公告)日：2018-08-07

申请号：CN201810154116.9

申请日：2012-03-23

申请人： 英特尔公司

发明人： M·阿布达拉

IPC分类号： G06F9/46

CPC分类号： G06F9/5077 ,  G06F9/30043 ,  G06F9/30123 ,  G06F9/3834 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/5016 ,  G06F9/505 ,  G06F12/0848 ,  G06F13/1657 ,  G06F2212/282

摘要： 本申请涉及用于通过使用由可分割引擎实例化的虚拟核来支持代码块执行的寄存器文件段的技术。本申请提出一种用于使用用于处理器的多个寄存器文件片段来执行指令的系统。该系统包括：全局前端调度器，用于接收传入指令序列，其中全局前端调度器将传入指令序列分割成指令的多个代码块并且生成描述在代码块的指令之间的相互依赖性的多个继承性矢量。该系统还包括：处理器的多个虚拟核，被耦合用于接收全局前端调度器分配的代码块，其中每个虚拟核包括多个可分割引擎的资源的相应子集，其中根据虚拟核模式并且根据相应的继承性矢量通过使用可分割引擎来执行代码块。多个寄存器文件段耦合到可分割引擎用于提供数据存储。

公开(公告)号：CN108241509A

公开(公告)日：2018-07-03

申请号：CN201711277322.0

申请日：2017-12-06

申请人： 英特尔公司

发明人： A·Y·奥斯坦维奇 ,  J·耶埃 ,  S·P·切尔比宁 ,  D·M·马斯伦尼科夫 ,  D·G·莫京 ,  A·V·厄尔莫洛维奇 ,  A·楚德诺万次 ,  S·A·罗日科夫 ,  B·A·巴巴扬

IPC分类号： G06F9/38

CPC分类号： G06F9/30043 ,  G06F9/30021 ,  G06F9/3005 ,  G06F9/30072 ,  G06F9/3851 ,  G06F9/3855 ,  G06F9/3814 ,  G06F9/3836

摘要： 本申请公开了用于高效地处理存储器排序缓冲器的分配的方法和装置。一种装置，包括：第一电路，用于确定多个缕程中的最旧的未分派指令的真实程序顺序(RPO)；第二电路，用于基于delta值和最旧的未分派指令的RPO来确定RPO限制；排序缓冲器，用于存储等待被引退的指令的条目；以及第三电路，用于响应于确定来自多个缕程中的一个缕程的可排序指令的RPO小于或等于RPO限制而执行该可排序指令以使得该可排序指令的条目被插入到排序缓冲器中。

公开(公告)号：CN105453031B

公开(公告)日：2018-06-26

申请号：CN201380017107.0

申请日：2013-02-19

申请人： 国际商业机器公司

发明人： M.K.格施温德 ,  V.萨拉普拉

IPC分类号： G06F9/38

CPC分类号： G06F9/30181 ,  G06F9/3017 ,  G06F9/3836 ,  G06F9/384

摘要： 用于优化指令的计算机系统包括：处理器，该处理器包括被配置为执行指令的指令执行单元和被配置为优化指令的指令优化单元；以及存储器，用于存储要由该指令执行单元执行的机器指令。该计算机系统被配置为进行包括以下的方法：分析来自要由该指令执行单元执行的指令流中的机器指令，所述机器指令包括存储器加载指令和基于该存储器加载指令进行数据处理功能的数据处理指令，将所述机器指令识别为合格用于优化，将所述机器指令合并为单个优化的内部指令，并执行该单个优化的内部指令以进行与所述存储器加载指令和所述数据处理指令对应的存储器加载功能和数据处理功能。

公开(公告)号：CN108196823A

公开(公告)日：2018-06-22

申请号：CN201711173352.7

申请日：2011-12-23

申请人： 英特尔公司

发明人： E·乌尔德-阿迈德-瓦尔 ,  M·哈高格 ,  R·凡伦天 ,  A·格雷德斯廷 ,  S·卢巴诺维奇 ,  Z·斯波伯

IPC分类号： G06F7/544 ,  G06F9/30 ,  G06F15/78

CPC分类号： G06F9/3001 ,  G06F7/50 ,  G06F7/544 ,  G06F9/30036 ,  G06F9/3836 ,  G06F9/3877 ,  G06F15/78 ,  G06F2207/5442

摘要： 描述了响应于单个向量双块打包绝对差求和指令而在计算机处理器中执行向量双块打包绝对差求和(SAD)的系统、装置和方法的实施例，该指令包括目的地向量寄存器操作数、第一和第二源操作数、立即数、以及操作码。

公开(公告)号：CN108139908A

公开(公告)日：2018-06-08

申请号：CN201680058692.2

申请日：2016-09-14

申请人： ARM有限公司

发明人： 理查德·罗伊·格里森思怀特 ,  奈杰尔·约翰·斯蒂芬斯

IPC分类号： G06F9/30 ,  G06F9/38

CPC分类号： G06F9/30032 ,  G06F9/30072 ,  G06F9/30123 ,  G06F9/3016 ,  G06F9/3017 ,  G06F9/30181 ,  G06F9/3836 ,  G06F9/3853

摘要： 设备2具有指令融合电路50，指令融合电路50用于融合自数据储存处提取的两个或两个以上指令，以生成经融合指令以由处理电路14处理。本发明提供一种移动前缀指令，该移动前缀指令向指令融合电路50指示该移动前缀指令可与紧接着的数据处理指令融合，而不需要比较该移动前缀指令及该紧接着的指令指定的寄存器。这使指令融合电路50能够以减少的硬件及能量成本来实施。

公开(公告)号：CN104583943B

公开(公告)日：2018-06-08

申请号：CN201380043001.8

申请日：2013-06-11

申请人： 英特尔公司

发明人： M·阿布达拉

IPC分类号： G06F9/38

CPC分类号： G06F9/3836 ,  G06F5/14 ,  G06F9/30043 ,  G06F9/3824 ,  G06F9/3826 ,  G06F9/3851 ,  G06F9/3855 ,  G06F2205/063 ,  G06F2205/064

摘要： 一种乱序处理器。该处理器包括分布式加载队列和分布式存储队列，其在允许对加载和存储的跨多个核心和存储器片段的乱序分派的同时保持单个程序连续语义；其中该处理器超过加载/存储队列的实际物理大小限制来分配除加载和存储之外的其他指令；并且其中即使居间的加载或存储在加载存储队列中不具有空间，也能够分派和执行其他指令。

公开(公告)号：CN108027807A

公开(公告)日：2018-05-11

申请号：CN201680054497.2

申请日：2016-09-13

申请人： 微软技术许可有限责任公司

发明人： D·C·伯格 ,  A·L·史密斯

IPC分类号： G06F15/78 ,  G06F9/38

CPC分类号： G06F9/3016 ,  G06F9/268 ,  G06F9/30007 ,  G06F9/30021 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30047 ,  G06F9/3005 ,  G06F9/30058 ,  G06F9/30072 ,  G06F9/30076 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30098 ,  G06F9/30101 ,  G06F9/30105 ,  G06F9/3013 ,  G06F9/30145 ,  G06F9/30167 ,  G06F9/30189 ,  G06F9/32 ,  G06F9/321 ,  G06F9/345 ,  G06F9/35 ,  G06F9/355 ,  G06F9/3557 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3822 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3842 ,  G06F9/3848 ,  G06F9/3851 ,  G06F9/3853 ,  G06F9/3855 ,  G06F9/3859 ,  G06F9/3867 ,  G06F9/3891 ,  G06F9/466 ,  G06F9/528 ,  G06F11/36 ,  G06F11/3648 ,  G06F11/3656 ,  G06F12/0806 ,  G06F12/0811 ,  G06F12/0862 ,  G06F12/0875 ,  G06F12/1009 ,  G06F13/4221 ,  G06F15/7867 ,  G06F15/80 ,  G06F15/8007 ,  G06F2212/452 ,  G06F2212/602 ,  G06F2212/604 ,  G06F2212/62 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/151

摘要： 公开了与基于块的处理器核拓扑寄存器相关的系统、装置和方法。在所公开的技术的一个示例中，处理器可以包括用于执行包括多个指令块的程序的多个基于块的处理器核。相应的基于块的处理器核可以包括可共享资源和可编程复合拓扑寄存器。可编程复合拓扑寄存器可用于指派共享可共享资源的物理处理器核组。