基于忆阻交叉架构的图片均值学习电路

    公开(公告)号:CN104779950B

    公开(公告)日:2017-08-08

    申请号:CN201510223545.3

    申请日:2015-05-05

    申请人: 西南大学

    IPC分类号: H03K19/0948

    摘要: 本发明公开了一种基于忆阻交叉架构的图片均值学习电路,其特征在于:包括由忆阻器交叉架构构成的MMCA层和由忆阻器交叉架构构成的IMCA层,所述MMCA层与IMCA层之间通过CMOS单元连接;所述CMOS单元根据输入像素对应的阻值的均值和MMCA层里存储阻值的均值之间的差值,调整MMCA层里的忆阻器阻值,使MMCA层里存储的阻值趋近于输入像素平均值对应的阻值;所述CMOS单元根据输入像素对应的阻值和MMCA层里存储的阻值之间的误差,调整IMCA层里的忆阻器阻值,当误差值小于一定阈值时,IMCA层里忆阻器的阻值增大,反之忆阻器的阻值减小。本发明提出了采用均值方法对忆阻交叉架构进行图片学习和写入,具有高容错和并行处理的特点。

    基于忆阻交叉架构的图片均值学习电路

    公开(公告)号:CN104779950A

    公开(公告)日:2015-07-15

    申请号:CN201510223545.3

    申请日:2015-05-05

    申请人: 西南大学

    IPC分类号: H03K19/0948

    摘要: 本发明公开了一种基于忆阻交叉架构的图片均值学习电路,其特征在于:包括由忆阻器交叉架构构成的MMCA层和由忆阻器交叉架构构成的IMCA层,所述MMCA层与IMCA层之间通过CMOS单元连接;所述CMOS单元根据输入像素对应的阻值的均值和MMCA层里存储阻值的均值之间的差值,调整MMCA层里的忆阻器阻值,使MMCA层里存储的阻值趋近于输入像素平均值对应的阻值;所述CMOS单元根据输入像素对应的阻值和MMCA层里存储的阻值之间的误差,调整IMCA层里的忆阻器阻值,当误差值小于一定阈值时,IMCA层里忆阻器的阻值增大,反之忆阻器的阻值减小。本发明提出了采用均值方法对忆阻交叉架构进行图片学习和写入,具有高容错和并行处理的特点。

    一种考虑通信时延的基于方差缩减技术的分布式投影方法

    公开(公告)号:CN112069631B

    公开(公告)日:2024-05-24

    申请号:CN202010614853.X

    申请日:2020-06-30

    申请人: 西南大学

    摘要: 本发明公开了一种考虑通信时延的基于方差缩减技术的分布式投影方法,包括如下步骤:步骤1、针对同时具备本地集合约束和本地等式约束的多智能化系统提出原始优化问题模型(1);步骤2、将步骤1所得的原始优化问题模型(1)进行等价转换成便于分布处理的凸优化问题模型(2);步骤3、提出基于方差缩减技术的分布式投影算法(3)解决带约束的凸优化问题模型(2),即采用局部随机平均梯度无偏地估计局部全梯度,以此来减轻在每次迭代中计算所有局部目标函数的全梯度而导致的沉重的计算负担;步骤4、进行收敛性分析;本发明可以大幅度降低网络中所有智能体的计算成本,从而减轻整个多智能体系统的通信与计算压力,具有较高的实用性。

    一种考虑通信时延的基于方差缩减技术的分布式投影方法

    公开(公告)号:CN112069631A

    公开(公告)日:2020-12-11

    申请号:CN202010614853.X

    申请日:2020-06-30

    申请人: 西南大学

    摘要: 本发明公开了一种考虑通信时延的基于方差缩减技术的分布式投影方法,包括如下步骤:步骤1、针对同时具备本地集合约束和本地等式约束的多智能化系统提出原始优化问题模型(1);步骤2、将步骤1所得的原始优化问题模型(1)进行等价转换成便于分布处理的凸优化问题模型(2);步骤3、提出基于方差缩减技术的分布式投影算法(3)解决带约束的凸优化问题模型(2),即采用局部随机平均梯度无偏地估计局部全梯度,以此来减轻在每次迭代中计算所有局部目标函数的全梯度而导致的沉重的计算负担;步骤4、进行收敛性分析;本发明可以大幅度降低网络中所有智能体的计算成本,从而减轻整个多智能体系统的通信与计算压力,具有较高的实用性。

    一种独立写入遗忘忆阻桥突触及其权值设置方法、系统

    公开(公告)号:CN115438780A

    公开(公告)日:2022-12-06

    申请号:CN202211067911.7

    申请日:2022-08-31

    申请人: 西南大学

    IPC分类号: G06N3/063 G06N3/04

    摘要: 本发明提出了一种独立写入遗忘忆阻桥突触及其权值设置方法、系统。其中,独立写入遗忘忆阻桥突触包括以桥式电路连接的4个遗忘忆阻器,每个遗忘忆阻器分别并联一个用于单独对该遗忘忆阻器的长时记忆电阻、短时记忆电阻设置的信号源。该独立写入遗忘忆阻桥突触的四个遗忘忆阻器具有各自独立的写入信号源,基于电流源的设置可对遗忘忆阻器的长短时记忆电阻进行独立写入,特别适用于小规模的应用。

    一种批量写入遗忘忆阻桥交叉架构的读写方法、系统

    公开(公告)号:CN115438779A

    公开(公告)日:2022-12-06

    申请号:CN202211060846.5

    申请日:2022-08-31

    申请人: 西南大学

    IPC分类号: G06N3/063 G06N3/04

    摘要: 本发明提出了一种批量写入遗忘忆阻桥交叉架构的读写方法、系统。采用批量写入遗忘忆阻桥构建忆阻交叉架构,所述忆阻交叉架构的输入信号包括五线谱行信号和列信号;所述行信号用于确定选中行和非选中行,选中行和非选中行连接不同写信号,选中行上的忆阻桥上的电压高于设置阈值,非选中行上的忆阻桥的电压低于设置阈值;根据所述列信号的占空比对选中行中的忆阻桥写入长短时记忆正负权值和零权值,对非选中行进行电路保护。该方法的写入权值范围更广,功能更强大,更便于控制,电路安全性更高。