一种NPN型可调低温漂电流基准电路

    公开(公告)号:CN117111677A

    公开(公告)日:2023-11-24

    申请号:CN202311182973.7

    申请日:2023-09-13

    IPC分类号: G05F1/567

    摘要: 本发明公开了一种NPN型可调低温漂电流基准电路,包括:启动电路模块和电流基准产生电路模块。其中,启动电路模块包括NMOS管M3、NMOS管M4、NMOS管M5、PMOS管M6、PMOS管M7和电阻R3。电流基准产生电路模块包括PMOS管M1、PMOS管M2、NPN三极管Q1、NPN三极管Q2、电阻R1和电阻R2。本发明提供的NPN型可调低温漂电流基准电路降低了基准电流温漂,极大的改善了温度系数,提高了电流基准电路的精度。并且,本发明只在电路中增加电阻,电路简单易于实现,不需要额外增加制作工艺,在实际应用中更易实现。

    一种基于接口的电路级总剂量效应仿真方法

    公开(公告)号:CN117688880A

    公开(公告)日:2024-03-12

    申请号:CN202311704551.1

    申请日:2023-12-12

    摘要: 本发明适用于抗辐射集成电路设计加固技术领域,公开了基于接口的电路级总剂量效应仿真方法,包括:通过SPICE仿真器、预设动态信号和器件的初始模型参数,确定第一输出结果和第一输出波形;通过器件级总剂量模型和第一输出结果,确定器件的总剂量瞬态仿真结果;根据给定辐照剂量率和辐照累计时间,以及总剂量瞬态仿真结果,确定器件的总剂量效应退化评估结果;利用总剂量效应退化评估结果和器件的初始模型参数,确定器件性能退化后的模型参数;根据器件性能退化后的模型参数和SPICE仿真器,确定第二输出结果和第二输出波形。通过这种方式,可以精准确定电路在总剂量效应下的受损情况,有针对地对电路进行加固,有效延长电路的使用寿命。

    一种CMOS掺杂参数工艺-设计协同校准及优化方法

    公开(公告)号:CN116467842A

    公开(公告)日:2023-07-21

    申请号:CN202310191010.7

    申请日:2023-03-01

    IPC分类号: G06F30/20 G06F30/30

    摘要: 本发明公开了一种CMOS掺杂参数工艺‑设计协同校准及优化方法,包括:获取尺寸不同的多个CMOS器件的工作条件、特性数据、初始掺杂参数和结构参数;从特性数据中选择出原始第一端特性值和原始第二端特性值;基于工作条件、结构参数和初始掺杂参数,通过对每个CMOS器件的第一特性的仿真,以及对初始掺杂参数的调整,确定至少两组参数;在至少两组参数下,每个CMOS器件的第一仿真端特性值与该CMOS器件的第一原始端特性值之间的误差值小于第一预设阈值;采用至少两组参数对每个CMOS器件的第二特性仿真,根据仿真结果得到多个CMOS器件各自的第二仿真端特性值;根据多个CMOS器件的第二原始端特性值和第二仿真端特性值,从至少两组参数中选择一组目标参数。

    半导体器件总剂量效应和热载流子效应耦合特性的仿真方法

    公开(公告)号:CN116882344A

    公开(公告)日:2023-10-13

    申请号:CN202310712568.5

    申请日:2023-06-15

    摘要: 本发明涉及一种半导体器件总剂量效应和热载流子效应耦合特性的仿真方法,包括:通过半导体器件仿真器进行MOSFET器件结构建模,得到仿真器件;从仿真器件在总剂量效应的基础上进行热载流子效应的退化过程中选取若干目标阶段;在不同目标阶段,定义氧化层中的陷阱电荷,同时定义Si和SiO2界面处的界面态,形成若干目标状态;对仿真器件在不同目标状态下仿真热载流子退化效应。该方法可以准确的反映特殊应用环境下器件的特性退化规律,正确的评估器件的辐照和老化可靠性,并对半导体器件的抗辐照加固工艺进行指导。