基于图神经网络的RTL级硬件木马检测方法及存储介质

    公开(公告)号:CN116522334A

    公开(公告)日:2023-08-01

    申请号:CN202310281789.1

    申请日:2023-03-21

    摘要: 本发明公开了一种基于图神经网络的RTL级硬件木马检测方法及存储介质,通过将携带木马逻辑的RTL代码展平化,对代码进行解析提取出语法树;之后基于语法树提取电路信号的数据流,并将所有信号的数据流合并为一个整体的数据流图,使用稀疏矩阵保存;接着提取图结构特征并对构建的图神经网络模型进行训练;最后使用训练好的模型对待测RTL代码进行测试,并将检测结果反标回RTL代码,检测出含有硬件木马逻辑的代码块。本发明实现了以代码行为精度的RTL级硬件木马检测,基本能实现所有节点的正确分类,不需要动态仿真,且使用了图神经网络和节点的本征特征,模型的泛化能力更强,有较大的实用价值。

    一种工业用微控制器超低功耗优化设计方法

    公开(公告)号:CN115114801A

    公开(公告)日:2022-09-27

    申请号:CN202210839782.2

    申请日:2022-07-15

    IPC分类号: G06F30/20 G06F119/06

    摘要: 本发明涉及SoC低功耗设计技术领域,且公开了一种工业用微控制器超低功耗优化设计方法,所述方法包括有UPF设计模块。本发明一种工业用微控制器超低功耗优化设计方法提出一种UPF设计与功耗管理模块协同设计的方法,PMU设计流程基于UPF设计过程中定义的可关断模块、可关断模块设计需求以及创建的电压状态表等低功耗设计信息,完成对相关模块的低功耗控制电路设计;UPF设计流程根据PMU设计流程定义的可关断模块低功耗控制信号、可关断模块低功耗控制信号RTL层次以及设计的低功耗模式信息,完成UPF文件的设计及功耗模式可行性的验证。此方法采用并行开发的设计思想,能够高效完成SoC前端低功耗设计,极大减小低功耗设计时间成本。

    一种工业用微控制器超低功耗优化设计方法

    公开(公告)号:CN115114801B

    公开(公告)日:2024-08-23

    申请号:CN202210839782.2

    申请日:2022-07-15

    IPC分类号: G06F30/20 G06F119/06

    摘要: 本发明涉及SoC低功耗设计技术领域,且公开了一种工业用微控制器超低功耗优化设计方法,所述方法包括有UPF设计模块。本发明一种工业用微控制器超低功耗优化设计方法提出一种UPF设计与功耗管理模块协同设计的方法,PMU设计流程基于UPF设计过程中定义的可关断模块、可关断模块设计需求以及创建的电压状态表等低功耗设计信息,完成对相关模块的低功耗控制电路设计;UPF设计流程根据PMU设计流程定义的可关断模块低功耗控制信号、可关断模块低功耗控制信号RTL层次以及设计的低功耗模式信息,完成UPF文件的设计及功耗模式可行性的验证。此方法采用并行开发的设计思想,能够高效完成SoC前端低功耗设计,极大减小低功耗设计时间成本。