公开(公告)号：CN101915875A

公开(公告)日：2010-12-15

申请号：CN201010243491.4

申请日：2010-07-30

Applicant: 西安电子科技大学

Inventor： 王海 ,  姚秦 ,  刘杰 ,  王俭 ,  曾宪雄 ,  张敏 ,  范慧娟

IPC: G01R25/00

Abstract: 本发明公开了一种相同周期信号相位差测量电路，包括128个IODELAY(Xilinx FPGA专用可编程输入输出延迟单元)，1个D触发器，128个6位计数器，1个逻辑控制电路，两路被测同周期信号：第一路周期信号CLK1，第二路周期信号CLK2。本发明提出了一种高精度测量同周期信号相位差的方法：CLK1送给IODELAY的输入端，经过IODELAY逐级延迟，输入D触发器的D端；CLK2通过FPGA的全局时钟网络输入到D触发器的CLK端和计数器的CLK端；并通过检测D触发器输出端Q值的变化，得到延迟后的CLK1和CLK2的边沿重合信息，可以根据IODELAY延迟量达到测量同周期信号相位差的目的。

公开(公告)号：CN103105534B

公开(公告)日：2015-05-20

申请号：CN201310039610.8

申请日：2013-01-31

Applicant: 西安电子科技大学

Inventor： 王海 ,  姚秦 ,  张敏 ,  段程鹏 ,  吴英华 ,  梁肖

IPC: G01R25/00

Abstract: 本发明提供了一种基于FPGA相同周期信号的相位差测量电路及测量方法，主要解决已有技术测量周期信号的相位差分辨率低，测量误差大的问题。本发明包括：第一测量通道、第二测量通道和逻辑控制单元，其中，第一测量通道与第二测量通道相互独立，逻辑控制单元通过对第一测量通道和第二测量通道的测量过程进行控制，以分别完成对相同周期信号中相位超前信号的逐级抽头延迟，对延迟抽头个数的逐级抽头计数以及两个相同周期信号边沿对齐检测，并根据两个通道的计数结果计算相同周期信号相位差。本发明结构简单，易于实现，降低了测量误差，提高了测量分辨率，可用于时间同步、卫星导航定位、激光测距中对相同周期信号相位差的测量。

公开(公告)号：CN101976036A

公开(公告)日：2011-02-16

申请号：CN201010243499.0

申请日：2010-07-30

Applicant: 西安电子科技大学

Inventor： 王海 ,  张敏 ,  姚秦 ,  范慧娟 ,  刘杰 ,  王俭 ,  曾宪雄

IPC: G04F10/00

Abstract: 本发明公开了一种短时间间隔测量电路，在Xilinx FPGA器件中实现，包括N(例如N＝100)个D触发器，两条由专用可编程输入输出延迟单元(IODELAY)构成的延迟链，短时间间隔开始信号Start和短时间间隔结束信号Stop。本发明还提供了一种短时间间隔测量方法，包括：调节短时间间隔测量电路中两条IODELAY延迟链的延迟tap值，使两条延迟链的各级延迟单元具有均匀的延迟，同时使得两条延迟链的每一级延迟单元都具有稳定的延迟差。因为本发明中采用的是IODELAY延迟链结构，可以实现更高精度的时间间隔测量；结构简单，节省成本；开发周期短，便于升级和更新。

公开(公告)号：CN103105534A

公开(公告)日：2013-05-15

申请号：CN201310039610.8

申请日：2013-01-31

Applicant: 西安电子科技大学

Inventor： 王海 ,  姚秦 ,  张敏 ,  段程鹏 ,  吴英华 ,  梁肖

IPC: G01R25/00

Abstract: 本发明提供了一种基于FPGA相同周期信号的相位差测量电路及测量方法，主要解决已有技术测量周期信号的相位差分辨率低，测量误差大的问题。本发明包括：第一测量通道、第二测量通道和逻辑控制单元，其中，第一测量通道与第二测量通道相互独立，逻辑控制单元通过对第一测量通道和第二测量通道的测量过程进行控制，以分别完成对相同周期信号中相位超前信号的逐级抽头延迟，对延迟抽头个数的逐级抽头计数以及两个相同周期信号边沿对齐检测，并根据两个通道的计数结果计算相同周期信号相位差。本发明结构简单，易于实现，降低了测量误差，提高了测量分辨率，可用于时间同步、卫星导航定位、激光测距中对相同周期信号相位差的测量。