-
公开(公告)号：CN118868795A
公开(公告)日：2024-10-29
申请号：CN202410880471.X
申请日：2024-07-02
申请人： 西安电子科技大学
摘要： 本发明公开了一种基于谐波带宽拓展和提取的多频段低相噪振荡器，该振荡器通过四个相互耦合的电感形成四线圈变压器，并与电容和交叉耦合对晶体管一起形成基频谐振腔、二次谐波谐振腔以及三次谐波谐振腔；同时，在每个谐振腔端对应添加了基频缓冲器、二次谐波缓冲器和三次谐波提取器，实现多频段低相噪振荡器。本发明通过四线圈变压器的特殊设计，拓展了二次谐波和三次谐波的阻抗宽度消除了谐波分量的校准，并且缩小了设计的面积，同时通过外加基频缓冲器，二次谐波缓冲器和三次谐波提取器实现了三个频段的低相噪输出，适用于多频段通信系统。
-
公开(公告)号：CN116318125A
公开(公告)日：2023-06-23
申请号：CN202310080944.3
申请日：2023-02-07
申请人： 西安电子科技大学
摘要： 本发明公开了一种应用于低压模式下的参考采样锁相环，包括依次连接的参考采样鉴相器、低通滤波器、压控振荡器、分频器模块、时钟生成器以及高电平升压反相器。本发明在现有参考采样锁相环的基础上，增加了高电平升压反相器，优化了采样和保持开关，大大降低了采样开关的导通电阻，减小了低压下采样的时间常数，保证了采样器在低压下的正常采样保持功能，同时，允许使用更大的采样电容来改善噪声，实现了锁相环在低压下的正常采样工作和优越的时钟抖动性能；并且通过在参考采样鉴相器的输出端添加低通滤波器，引入高频极点，在不影响相位裕度的前提下，对参考杂散进行改善，提升了电路的性能。
-
公开(公告)号：CN115360982A
公开(公告)日：2022-11-18
申请号：CN202210784840.6
申请日：2022-07-05
申请人： 西安电子科技大学
IPC分类号： H03B19/14
摘要： 本发明公开了一种基于振荡器和三次谐波倍频器的自动谐波追踪电路，包括F类振荡器、三次谐波提取倍频器、负峰值检测电路、低通滤波器、采样保持电路、比较器和逻辑电路，其中，F类振荡器获得周期性伪方波交流差分信号；三次谐波提取倍频器获得基频抑制后的三次谐波差分信号；负峰值检测电路提取三次谐波差分信号的振幅信号；低通滤波器将振幅信号过滤为直流电平；比较器比较不同频带的振幅信号并输出比较结果；逻辑电路控制三次谐波提取倍频器中的开关电容阵列，以将频带自适应切换至所需频带。本发明能够实现三次谐波的自动追踪，解决了三次谐波倍频器只能在较窄的频带内实现优越的相位噪声和需要手动调整频带花费过多时间的问题。
-
公开(公告)号：CN109521666B
公开(公告)日：2020-06-19
申请号：CN201811126007.2
申请日：2018-09-26
申请人： 西安电子科技大学
摘要： 本发明涉及一种基于延迟锁相环的时间数字转换器，包括：延迟锁相环，用于接收参考时钟信号，将参考时钟信号进行延迟生成等间隔同频时钟簇信号，输出参考时钟信号和等间隔同频时钟簇信号；整数时间检测阵列，连接所述延迟锁相环，用于接收参考时钟信号，对参考时钟信号进行计数，输出整数时间数据；分数时间检测阵列，连接所述延迟锁相环，用于接收等间隔同频时钟簇信号、start信号和stop信号，以等间隔同频时钟簇信号为基准对start信号和stop信号进行量化，输出分数时间数据。本发明实施例的时间数字转换器提高了测量的准确性和稳定性，提高了TDC的抗干扰能力，简化了译码电路的复杂程度，减小了TDC的功耗面积。
-
公开(公告)号：CN109521666A
公开(公告)日：2019-03-26
申请号：CN201811126007.2
申请日：2018-09-26
申请人： 西安电子科技大学
摘要： 本发明涉及一种基于延迟锁相环的时间数字转换器，包括：延迟锁相环，用于接收参考时钟信号，将参考时钟信号进行延迟生成等间隔同频时钟簇信号，输出参考时钟信号和等间隔同频时钟簇信号；整数时间检测阵列，连接所述延迟锁相环，用于接收参考时钟信号，对参考时钟信号进行计数，输出整数时间数据；分数时间检测阵列，连接所述延迟锁相环，用于接收等间隔同频时钟簇信号、start信号和stop信号，以等间隔同频时钟簇信号为基准对start信号和stop信号进行量化，输出分数时间数据。本发明实施例的时间数字转换器提高了测量的准确性和稳定性，提高了TDC的抗干扰能力，简化了译码电路的复杂程度，减小了TDC的功耗面积。
-
公开(公告)号：CN118971871A
公开(公告)日：2024-11-15
申请号：CN202411130397.6
申请日：2024-08-16
申请人： 西安电子科技大学
摘要： 本发明公开了一种基于线性优化和混合校准的低杂散分数采样锁相环，包括差分采样鉴相器、电压域校准电路、跨导放大器、控制信号生成器、压控振荡器、分频器、相位域校准电路和多相时钟生成电路。其中，电压域校准电路在多个控制时钟的控制下生成多阶位电压，根据分频控制字从多阶位电压中选择目标电压对差分信号进行电压域的校准。相位域校准电路根据分频信号生成多相位时钟，并根据分频控制字从多相位时钟中选择目标相位时钟对分频信号进行相位域的校准，从而通过相位域和电压域混合校准的方式，既保证了低杂散分数采样锁相环的高鉴相增益优势，又能够改善在参考路径或反馈路径中调制参考信号或控制时钟的边沿导致的参考信号或控制时钟恶化。
-
公开(公告)号：CN118826731A
公开(公告)日：2024-10-22
申请号：CN202410803369.X
申请日：2024-06-20
申请人： 西安电子科技大学杭州研究院
摘要： 本发明公开了一种硅基CMOS超宽带双路径采样锁相环电路，频率覆盖范围可达50MHz～18GHz，电路包括：采样鉴相器，用于根据反馈时钟对参考时钟进行采样，得到电压信号；低通滤波器，用于对电压信号进行滤波处理后分为两个支路，一个支路通过跨导电荷泵转换为电流信号，进而形成控制电压至压控振荡器的积分路径输入端；另一个支路连接至压控振荡器的比例路径输入端；压控振荡器，用于产生宽频的输出电压；两相非交叠时钟生成器，用于生成反馈时钟至采样鉴相器；时钟分配网络，用于基于重定时技术和隔离分频技术对输出电压进行分频，得到最终的超宽带输出信号。该电路可以在保持较高的噪声性能的情况下，实现超宽频率覆盖范围。
-
公开(公告)号：CN115549676A
公开(公告)日：2022-12-30
申请号：CN202211029887.8
申请日：2022-08-25
申请人： 西安电子科技大学
IPC分类号： H03L7/18 , H03L7/093 , H03L7/08 , H03K19/0944
摘要： 本发明涉及一种适应低压应用的参考采样锁相环，包括：参考采样鉴相器模块、低通滤波器模块、压控振荡器、分频器模块和时钟信号生成模块。本发明通过采用高电平升压反相器，减低采样开关的导通电阻，在低压下减低采样的时间常数，来实现正常的采样保持功能。同时，允许使用更大的采样电容来改善噪声，实现锁相环在低压下的正常采样工作和优越的时钟抖动性能。并且通过在参考采样鉴相器的输出端添加低通滤波器，引入高频极点，在不影响相位裕度的前提下，对参考杂散进行改善。以及采用电流模式逻辑分频器与多模可编程分频器的结合来实现参考采样锁相环在低压下的正常工作和优越的杂散和时钟抖动性能。
-
-
公开(公告)号：CN114124084A
公开(公告)日：2022-03-01
申请号：CN202111236063.3
申请日：2021-10-22
申请人： 西安电子科技大学
IPC分类号： H03L7/089
摘要： 本发明公开了一种基于开关复用技术的低功耗电荷泵，包括：电流源、控制模块、钳位模块和电流镜模块；其中，电流镜模块用于按照预设比例复制电流源的电流；控制模块用于控制电荷泵输出电流脉冲，包括晶体管：M3、M4、M5和M6；M3的源、漏极分别与电流镜模块中M1的漏极和M4的漏极连接，M4的源极与电流镜模块中M2的漏极连接，M5的源、漏极分别与M1的漏极和M6的漏极连接，M6的源极与M2的漏极连接；M3与M4之间包括第二节点，M5和M6之间包括第三节点；其中，第一节点与第三节点连接，钳位模块与第一节点和第二节点连接，用于钳位第一节点、第二节点和第三节点的电位相同。此种设计方式有利于减少电荷泵的功耗消耗。
-
-
-
-
-
-
-
-
-
搜索结果
21 条记录 (耗时 0.027 秒)
