-
公开(公告)号：CN119967857A
公开(公告)日：2025-05-09
申请号：CN202510111003.0
申请日：2025-01-23
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种基于分区掺杂的高性能p型二维晶体管及其制备方法，主要解决现有技术难以实现高性能p型二维晶体管的问题。方案包括：绝缘衬底，二维材料沟道层，位于沟道层两端上的二维材料源漏极接触部分以及分别位于两者之上的源漏电极，位于二维材料沟道层与源漏电极上的栅介质层，位于栅介质上的栅电极；通过单独制备二维晶体管中二维材料的p型重掺杂的源漏接触部分，以及二维材料的轻掺杂/不掺杂的沟道层，然后将两部分对准层压，实现二维晶体管的p型分区掺杂，同时实现了厚度控制。本发明能够在保持二维晶体管栅控能力的情况下，有效提升器件导电性能。
-
公开(公告)号：CN119967856A
公开(公告)日：2025-05-09
申请号：CN202510111002.6
申请日：2025-01-23
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种基于空位的可控掺杂p型二维晶体管及其制备方法，主要解决现有技术难以实现精准可控掺杂的问题。方案包括：绝缘衬底，二维材料沟道层，位于二维材料沟道层两端之上的源电极与漏电极，位于二维材料沟道层与源漏电极之上的栅介质层，位于栅介质之上的栅电极；通过沉积一层厚层掩模层，经光刻与刻蚀将掩模层部分打薄形成图案化薄层，透过处理后的掩模层离子轰击二维材料，掩膜板薄层下的二维材料形成表面空位，再去除掩膜板，将二维材料暴露在氧气流中氧化形成表面电荷转移掺杂。本发明能够在不对二维材料产生破坏影响性能的情况下，实现分区可控掺杂，有效提高二维晶体管的导电性能。
-
公开(公告)号：CN119562540A
公开(公告)日：2025-03-04
申请号：CN202411639264.1
申请日：2024-11-18
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H10D30/00 , H10D30/01 , H10D62/80 , H10D62/10 , H10D64/23 , H10D64/27 , H01L23/29 , H01L23/31 , H01L21/02 , H01L21/56
Abstract: 本发明公开了一种高温热稳定的二维场效应晶体管及制备方法，主要解决目前二维场效应晶体管中二维材料高温下会氧化分解的问题。其自下而上包括:衬底(1)、绝缘封装保护底层(2)、二维材料薄膜层(3)、绝缘封装保护顶层(6)，栅电极(7)，薄膜层(3)的两端为源电极(4)和漏电极(5)，该封装保护底层和封装保护顶层，均采用氮化铝，六方氮化硼或氮化硅中的任意一种或多种组合，以避免高温下空气中氧分子扩散到二维材料薄膜层反应，使其在高温保护中发挥作用；该二维材料薄膜层采用二硫化钼或二硫化钨或二硒化钨。本发明提高了二维场效应晶体管的耐高温性能，避免了二维材料在高温下的氧化分解，可用于航空航天、深井钻探或其它高温环境。
-
-
Search Results
3
records
(took 0.036 seconds)
