公开(公告)号：CN109388529B

公开(公告)日：2023-10-20

申请号：CN201710672439.2

申请日：2017-08-08

申请人： 许继集团有限公司 ,  许继电气股份有限公司 ,  许昌许继软件技术有限公司 ,  国家电网公司

发明人： 王振华 ,  孙振华 ,  高传发 ,  任华锋 ,  孙莹莹 ,  周东杰 ,  赵会斌 ,  吕玄兵 ,  马志敏 ,  龚兴全 ,  王全海

IPC分类号： G06F11/22 ,  G06F11/26

摘要： 本发明提供了一种继电保护CPU主板性能检测方法及系统，该检测系统包括上位机、测试管理装置、辅助测试装置，上位机与测试管理装置连接，测试管理装置用于与待测CPU主板连接，FPGA辅助模块用于通过背板总线与待测CPU主板连接；上位机用于发送CPU主板性能测试命令；测试管理装置用于接收上位机发送的测试指令，向待测CPU主板转发测试命令，接收CPU主板测试结果，向上位机转发测试结果。本发明实现了CPU板卡硬件功能模块的自动测试，提高了检测效率和检测结果的准确率，节省了人力物力成本，减少测试过程中的人为错误，极大缩短产品的生产调试周期。

公开(公告)号：CN109061535B

公开(公告)日：2021-09-14

申请号：CN201810814659.9

申请日：2018-07-23

申请人： 许继集团有限公司 ,  许继电气股份有限公司 ,  许昌许继软件技术有限公司 ,  国家电网有限公司 ,  国网上海市电力公司

发明人： 安永帅 ,  李瑞生 ,  吴金龙 ,  余高旺 ,  胡叶宾 ,  蔺立 ,  王志鹏 ,  周东杰 ,  赵会彬 ,  王振华 ,  杨智德 ,  刘晓霞

IPC分类号： G01R35/00

摘要： 本发明提供了一种同步相量采样误差的校正装置，包括基于SoPC的处理器系统及可编程逻辑控制器，处理器系统的双CPU中分别对应设置有采样误差计算模块与采样误差平滑模块，可编程逻辑控制器中设置有采样模块及相量计算模块，采样误差计算模块用于根据采样模块采集的数据及相量计算模块计算的数据计算采样误差，采样误差平滑模块用于根据采样误差计算平滑补偿因子，根据平滑补偿因子调整采样模块的参数。利用可编程片上系统内部的高速互联，实现对FPGA在采样中存在的采样误差进行实时平滑，可用于实现电力系统动态条件下的同步相量高精度测量和高速计算，有效的解决强波动电源‑强随机负荷场景下智能电网状态的快速、准确感知问题。

公开(公告)号：CN112235068A

公开(公告)日：2021-01-15

申请号：CN202011095779.1

申请日：2020-10-14

申请人： 许继集团有限公司 ,  许继电气股份有限公司 ,  许昌许继软件技术有限公司

发明人： 李超 ,  周东杰 ,  王振华 ,  赵维毅 ,  赵会彬 ,  吕玄兵 ,  牟涛 ,  马志敏 ,  朱付强 ,  蔡娆娆

IPC分类号： H04J3/06 ,  H02J3/40 ,  H02J3/38

摘要： 本发明涉及一种用于分布式电力系统的主从机同步方法及装置，从机通过从主机下发的同步命令报文中提取绝对时间，实现对从机的晶振进行调整，从而实现从机与主机的晶振间隔同步，使得主机和从机之间不依赖对时，同时能够完成同步采样、同步定值整定的任务。

公开(公告)号：CN108920394A

公开(公告)日：2018-11-30

申请号：CN201810524941.3

申请日：2018-05-28

申请人： 许继集团有限公司 ,  许继电气股份有限公司 ,  许昌许继软件技术有限公司

发明人： 王振华 ,  赵会彬 ,  王全海 ,  周东杰 ,  吕玄兵 ,  马志敏 ,  贺渊明 ,  郭震 ,  王志鹏 ,  陈号

IPC分类号： G06F13/38 ,  G06F13/42

摘要： 本发明提供了一种背板串行总线通讯方法及系统，将其中一个板卡设置为总线上的主节点，将其中至少两个板卡设置为总线上的次节点，并为各节点配置对应的令牌号，各次节点将对应的令牌号注册到主节点里；当有节点发送数据时，主节点发送对应的令牌号到总线上，各节点接收总线上的令牌号并与自身的令牌号比较，当比较一致时，对应的节点发送数据。本发明实时性好、处理性强、硬件结构简单，且易于实现，适合目前多CPU板卡之间大数据量传输的要求。数据在总线上传输时，不需要处理器参与，降低了处理器负荷，可移植性好；节点发送数据的优先级可调，各节点的令牌号可根据需要灵活配置，各节点的令牌号可以是不连续的正整数，通用性好。

公开(公告)号：CN107168275A

公开(公告)日：2017-09-15

申请号：CN201710179139.0

申请日：2017-03-23

申请人： 许继集团有限公司 ,  许继电气股份有限公司 ,  许昌许继软件技术有限公司 ,  国家电网公司

发明人： 孙振华 ,  王振华 ,  高传发 ,  任华锋 ,  王全海 ,  周俊华 ,  周东杰 ,  赵会斌

IPC分类号： G05B23/02

摘要： 本发明提供了一种继电保护功能模块自动识别配置方法及装置，该方法首先加载并解析各CPU插件的硬件功能模块包括的描述配置信息；然后根据CPU插件的硬件功能模块的描述配置信息，绑定硬件功能模块对应的驱动模块，并且根据硬件功能模块的配置信息，进行初始化，从而实现对硬件功能模块的自动识别和配置；其中，所述硬件功能模块的描述配置信息是将硬件功能模块按类别进行划分后，根据CPU插件型号建立。本发明提高了测试软件的通用性和多CPU插件的兼容性，不需要再为不同的CPU插件设计专用的底层测试软件，提高了研发和生产的工作效率。

公开(公告)号：CN105183485A

公开(公告)日：2015-12-23

申请号：CN201510630878.8

申请日：2015-09-29

申请人： 许继集团有限公司 ,  许继电气股份有限公司 ,  许昌许继软件技术有限公司 ,  国家电网公司

发明人： 陈献庆 ,  包伟 ,  杨智德 ,  宋彦锋 ,  李旺 ,  徐艳艳 ,  马卫平 ,  李杰 ,  叶留义 ,  赵丽娜 ,  杨健 ,  周东杰 ,  郑拓夫

IPC分类号： G06F9/44

摘要： 本发明涉及一种可视化软硬件协同开发方法，属于嵌入式系统开发技术领域。本发明根据用户描述的软硬件功能，利用元件库中的元件建立相应的软硬件模型，并根据模型中各元件所对应的代码生成软件目标文件和其协作的FPGA目标文件，使得在一个开发环境下进行软硬件的协同开发，而不用关心软件和硬件的协作和通信细节，提高了开发效率，同时为用户提供的软硬件接口，能够充分利用软硬件资源，提高系统的性价比，使用图形化的开发方式，用户不用编写任何代码，减少了开发错误，保证了产品质量。

公开(公告)号：CN105072058A

公开(公告)日：2015-11-18

申请号：CN201510528553.9

申请日：2015-08-25

申请人： 许继集团有限公司 ,  许继电气股份有限公司 ,  许昌许继软件技术有限公司 ,  国家电网公司

发明人： 赵会彬 ,  金全仁 ,  王振华 ,  高传发 ,  周东杰 ,  吕玄兵

IPC分类号： H04L12/951 ,  H04B10/25 ,  H04B10/548

摘要： 本发明涉及一种基于光纤传输的数据正反相位编码方法及数据传输方法，该编码方法为：以字节为单位，从待传输数据中选取有效数据，然后对该有效数据取反与原有效数据组合后形成编码后有效数据。该传输方法包括：1)将待传输的数据封装成帧；2)以字节为单位，从封装好的一帧数据中取有效数据即正相数据进行存储，同时对该有效数据按位取反得到反相数据进行存储；3)当发送时刻到来，按照预先制定好的发送规则，将正、反相数据发送出去；4)重复步骤2)～3)，直至该帧数据的有效数据全部发送出去，完成该帧数据发送。本发明的编码方法是为编码方式简单，易于实现，不会影响数据传输速率，成本低，实用性强。

公开(公告)号：CN118921071A

公开(公告)日：2024-11-08

申请号：CN202410945702.0

申请日：2024-07-15

申请人： 许继电气股份有限公司 ,  许昌许继软件技术有限公司

发明人： 朱付强 ,  周东杰 ,  赵会彬 ,  牟涛 ,  吕玄兵 ,  马志敏 ,  常正泰 ,  朱校汲 ,  赵彪 ,  李海瑶 ,  赵呈轩

IPC分类号： H03M13/29 ,  H02H1/00 ,  G04D7/00

摘要： 本发明涉及一种级联装置的电IRIG‑B码对时信号处理方法，属于电力工程继电保护自动化领域。本发明包括：从发送至某级联装置处的转单端后的电IRIG‑B码对时信号对应的第一个上升沿开始首个码元对应的计时；经过一个设定时间窗之后，在遇到第一个下降沿时停止计时，再经过下一个设定时间窗之后若遇到上升沿，则结束该码元对应的计时并开启下一个码元对应的计时；该码元对应的计时停止时的计时值用于进行解码，从而得到该码元的解码数据；重复码元的解码步骤直至达到该对时信号结束，相应得到各码元的解码数据；每个设定时间窗的长度均大于该对时信号的上升沿和下降沿处畸变的时间宽度且小于电IRIG‑B码所有种类的码元正常情况下的高电平持续时间长度。

公开(公告)号：CN118261097A

公开(公告)日：2024-06-28

申请号：CN202211686791.9

申请日：2022-12-26

申请人： 许昌许继软件技术有限公司 ,  许继集团有限公司 ,  许继电气股份有限公司

发明人： 朱付强 ,  周东杰 ,  赵会彬 ,  牟涛 ,  吕玄兵 ,  李超 ,  马志敏

IPC分类号： G06F30/34

摘要： 本发明涉及自动化及嵌入式技术领域，特别是涉及一种基于FPGA的可视模块化设计方法。本方案按照FPGA所能实现的软硬件功能创建模块元件，各模块元件的功能相互独立且均设置有相应的标准化接口，并以此建立模块元件库；然后在可视化界面选择调用对应功能的模块元件挂接在总线上并进行属性配置；将模块元件与标准化接口进行逻辑连线，生成应用程序及其对应的源码；最后根据当前所选用FPGA芯片对应的开发环境，导入源码，编译生成目标文件。该方案将FPGA设计工作划分为模块元件设计和应用程序设计两部分，实现了底层元件模块代码与实际应用的隔离，能够提高模块元件的重用性，并且生成的应用程序对应的源码具有可移植性，能够提高FPGA开发的效率。

公开(公告)号：CN118075055A

公开(公告)日：2024-05-24

申请号：CN202211468792.6

申请日：2022-11-22

申请人： 许继集团有限公司 ,  许继电气股份有限公司 ,  许昌许继软件技术有限公司

发明人： 吕玄兵 ,  王振华 ,  周东杰 ,  寇鹏伟 ,  赵会彬 ,  牟涛 ,  李超 ,  马志敏 ,  朱付强 ,  赵维毅 ,  王晓丽 ,  李海瑶 ,  胡耀凯 ,  刘浩磊

IPC分类号： H04L12/42 ,  H04L67/568 ,  H04L47/6275

摘要： 本发明涉及一种环网通信方法及系统，属于电力系统监控装置嵌入式硬件平台技术领域。本发明中环网内的任一节点接收到报文数据后，存入该节点内，并将需要发送的报文放入发送缓存区，检测发送缓存区的报文数量，当检测到该节点的发送缓存区仅有一组待发送的报文数据时，直接启动发送该报文数据；当检测到该节点有至少两组待发送的报文数据时，计算出当前该节点总的滞留时间并进行排序，以排序结果为优先级的启动发送，通过该方式动态调整报文的滞留时间使得整个系统中的各节点的延迟更均衡，提高了整个系统通信的实时性。