-
公开(公告)号：CN109388529A
公开(公告)日：2019-02-26
申请号：CN201710672439.2
申请日：2017-08-08
申请人： 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
CPC分类号： G06F11/2236 , G06F11/26
摘要： 本发明提供了一种继电保护CPU主板性能检测方法及系统，该检测系统包括上位机、测试管理装置、辅助测试装置，上位机与测试管理装置连接，测试管理装置用于与待测CPU主板连接，FPGA辅助模块用于通过背板总线与待测CPU主板连接；上位机用于发送CPU主板性能测试命令；测试管理装置用于接收上位机发送的测试指令，向待测CPU主板转发测试命令，接收CPU主板测试结果，向上位机转发测试结果。本发明实现了CPU板卡硬件功能模块的自动测试，提高了检测效率和检测结果的准确率，节省了人力物力成本，减少测试过程中的人为错误，极大缩短产品的生产调试周期。
-
公开(公告)号：CN109100594A
公开(公告)日：2018-12-28
申请号：CN201810983024.1
申请日：2018-08-27
申请人： 许昌许继软件技术有限公司 , 许继集团有限公司 , 许继电气股份有限公司 , 国家电网有限公司
IPC分类号： G01R31/00
摘要： 本发明涉及一种强度可调的阻尼振荡磁场试验装置，包括阻尼振荡磁场干扰发生器和载流线圈，阻尼振荡磁场干扰发生器将电流信号输出给载流线圈，载流线圈产生磁场强度可调的磁场，被测保护装置放置在载流线圈产生的磁场中，当进行试验时，调节磁场强度，比如增大磁场强度到合适程度或直到被测保护装置保护失灵，对被测保护装置的耐受磁场干扰的能力进行试验，从而找到被测保护装置耐受磁场干扰的薄弱点。因此，该试验装置产生可变的干扰磁场强度，还能够将阻尼振荡磁场强度提高到标准发生器的数倍，更加真实地模拟实际的工作环境，使保护装置对强磁场的抗干扰性能结果更加真实准确，解决了现有技术中试验测试结果与实际情况不相符的问题。
-
公开(公告)号：CN118093498A
公开(公告)日：2024-05-28
申请号：CN202211495558.2
申请日：2022-11-27
申请人： 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
IPC分类号： G06F15/167 , G06F9/54
摘要： 本发明属于电力系统数据通信技术领域，具体涉及一种双处理器系统及其数据发送方法。双处理器系统包括第一处理器和第二处理器，第一处理器和第二处理器之间通过中转缓冲区进行数据交互，中转缓冲区为一级缓冲区；在中转周期的开始时刻到来时，若中转缓冲区处于空闲状态，第一处理器将第一处理器中的数据更新到中转缓冲区；在发送周期的开始时刻到来时，若中转缓冲区处于空闲状态且中转缓冲区中的数据有效时，第二处理器将读出中转缓冲区中的数据并进行发送；中转周期小于一半的发送周期。本发明既保证了周期数据的离散性，还可以有效的降低数据在系统中的驻留时间，极大地提高了数据周期发送的实时性，进而保证了整个系统的稳定性。
-
公开(公告)号：CN112052112A
公开(公告)日：2020-12-08
申请号：CN202010676168.X
申请日：2020-07-14
申请人： 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
IPC分类号： G06F11/10
摘要： 本发明涉及一种基于NOR Flash存储的位翻转错误检测方法、装置及存储介质，在引导程序跳到内存执行之前，获取NOR Flash数据存储区存储的引导程序文件，所述引导程序文件中包含引导程序数据及与所述引导程序数据对应的预设循环冗余校验码；基于预设的循环冗余校验码算法，根据获取的引导程序数据生成所述引导程序数据对应的实际循环冗余校验码；比较所述预设循环冗余校验码和实际循环冗余校验码是否一致；若否，则确定NOR Flash数据存储区存储的引导程序发生位翻转错误。该方法可确保嵌入式系统的运行可靠性和稳定性。
-
公开(公告)号：CN107168275B
公开(公告)日：2020-01-17
申请号：CN201710179139.0
申请日：2017-03-23
申请人： 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
IPC分类号： G05B23/02
摘要： 本发明提供了一种继电保护功能模块自动识别配置方法及装置，该方法首先加载并解析各CPU插件的硬件功能模块包括的描述配置信息；然后根据CPU插件的硬件功能模块的描述配置信息，绑定硬件功能模块对应的驱动模块，并且根据硬件功能模块的配置信息，进行初始化，从而实现对硬件功能模块的自动识别和配置；其中，所述硬件功能模块的描述配置信息是将硬件功能模块按类别进行划分后，根据CPU插件型号建立。本发明提高了测试软件的通用性和多CPU插件的兼容性，不需要再为不同的CPU插件设计专用的底层测试软件，提高了研发和生产的工作效率。
-
公开(公告)号：CN109474073A
公开(公告)日：2019-03-15
申请号：CN201811427984.6
申请日：2018-11-27
申请人： 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
IPC分类号： H02J13/00
摘要： 本发明涉及一种智能变电站二次系统，该二次系统取消了原有的智能终端，将智能终端的开关位置采集功能和控制功能集成到高压开关控制器中，实现智能变电站的信号采集和控制，将GOOSE收发、规约转换功能设置在规约转换模块中来。本发明将原有的智能终端功能划分开来处理，实现特定的控制功能。这种分布式采集、控制的方法，克服传统智能变电站中智能终端开入开出信号、控制信号较多造成的可靠性较差的缺陷，提升保护控制系统的稳定性，优化了智能变电站的二次配置结构。
-
公开(公告)号：CN109387766A
公开(公告)日：2019-02-26
申请号：CN201710672416.1
申请日：2017-08-08
申请人： 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
IPC分类号： G01R31/28
CPC分类号： G01R31/2803 , G01R31/2827 , G01R31/2834
摘要： 本发明提供了继电保护CPU主板性能检测方法及系统，本发明的CPU主板性能检测系统，包括上位机、测试管理装置；测试管理装置包括第一通讯接口，第一网口和第二通讯接口；测量管理装置通过第一通讯接口连接上位机；测试管理装置用于通过测试管理装置的第一网口与待测CPU主板的第一网口连接；测试管理装置用于通过测试管理装置的第二通讯接口与待测CPU主板的第二通讯接口连接。本发明实现了CPU板卡硬件功能模块的自动测试，节省了人力物力成本，减少测试过程中的人为错误，极大缩短产品的生产调试周期。
-
公开(公告)号：CN105116351B
公开(公告)日：2019-02-05
申请号：CN201510511497.8
申请日：2015-08-19
申请人： 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
摘要： 本发明涉及一种多路电源失电告警装置，包括失电告警控制支路和失电告警控制模块；所述失电告警控制支路由平衡电压电流调整模块连接光电隔离模块构成；所述平衡电压电流调整模块作为失电告警控制支路的输入端；所述光电隔离模块的副边作为失电告警控制支路的输出端；所述失电告警控制支路的输入端用于连接输入电源；所述多路电源失电告警装置包括至少2条失电告警控制支路；所述各条失电告警控制支路的输出端串联后连接所述失电告警控制模块。本发明能有效实现多路电源失电告警；减少了资源的浪费，降低了设备维护人员的工作量。不需要更改电路结构，做到可扩展，模块化，安装使用方便。
-
公开(公告)号：CN109245277A
公开(公告)日：2019-01-18
申请号：CN201811115356.4
申请日：2018-09-25
申请人： 许昌许继软件技术有限公司 , 许继集团有限公司 , 许继电气股份有限公司 , 国家电网有限公司
摘要： 本发明涉及一种后备电源储能控制装置和一种电源系统，后备电源储能控制装置包括用于连接第一电源的第一电源接口、用于连接第二电源的第二电源接口以及电源输出端口，第一电源接口通过第一供电线路连接电源输出端口，第一电源接口通过第一开关连接第一充电电容，第二电源接口通过第二开关连接第二充电电容。当第一电源失电时，第一电容或者第二电容上的电能就输出到电源输出端口上，实现无缝切换。而且，第一电源和第二电源分别对应一个电容，能够为对应的电容进行充电，即便当第一电源出现故障无法输出电能，且第一电容中并没有充入足够的电能时，第二电源仍旧正常为第二电容进行充电，保证后备电源的正常输出，提高了供电可靠性。
-
公开(公告)号：CN106302460A
公开(公告)日：2017-01-04
申请号：CN201610676720.9
申请日：2016-08-16
申请人： 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
CPC分类号： H04L69/168 , H04L67/12
摘要： 本发明属于电力工程的继电保护自动化领域，具体涉及过程层点对点SV发送方法和系统。系统包括CPU、FPGA和PHY以太网控制器，CPU通过数据总线和FPGA相连接，所述CPU与FPGA同步；FPGA设计实现多个MAC模块通过对应接口与PHY以太网收发器相连；CPU将采集到的模拟量数据封装成SV报文；SV报文中包括对应的预发送时间戳；FPGA读取SV报文，读取SV报文内容和对应的预发送时间，待系统时间与预发送时间吻合，控制向PHY发送SV报文。通过对SV报文添加预发送时间戳，提高了点对点SV发送的均匀性。
-
-
-
-
-
-
-
-
-
搜索结果
35 条记录 (耗时 0.088 秒)
