一种储能变流器
    1.
    发明公开

    公开(公告)号:CN112072680A

    公开(公告)日:2020-12-11

    申请号:CN201910502297.4

    申请日:2019-06-11

    IPC分类号: H02J3/32 H02M3/155 H02M3/335

    摘要: 本发明涉及一种储能变流器,包括依次连接的电池单元、电池侧DC/DC模块、公共直流母线、三相DC/AC换流链;各电池侧DC/DC模块的一端与对应的电池单元相连,各电池侧DC/DC模块的另一端并联后连接所述公共直流母线;每相DC/AC换流链的直流侧并联在所述公共直流母线上,交流侧形成星型或三角型连接方式以连接电网。本发明的储能变流器在某些电池单元故障时,将该故障的电池单元造成的电压的降低平摊到各相上来,以维持各相输出的平衡,保证系统稳定性、高效性和可靠性。

    动态无功补偿装置双目标电压协调控制方法和控制装置

    公开(公告)号:CN110148951A

    公开(公告)日:2019-08-20

    申请号:CN201910556403.7

    申请日:2019-06-25

    IPC分类号: H02J3/18

    摘要: 本发明涉及动态无功补偿装置双目标电压协调控制方法和控制装置,通过主电压目标指令值微调量相应调节主电压目标指令值;由调节后的主电压目标指令值经过控制得到无功电流指令值;再由得到的无功电流指令值实施电流闭环控制,控制动态无功补偿装置输出相应的无功电流;其中,主电压目标指令值微调量等于辅助电压越上限控制的输出值与辅助电压越下限控制的输出值之和。若辅助电压越限,便可以通过微调目标电压指令值,实现将辅助电压控制在稳态范围内。所以,该控制方法能够突破动态无功补偿装置常规稳态定电压控制只有一个目标电压的局限性,实现两个电压协调控制,提升动态无功补偿装置的电压协调控制能力。

    一种便携式SVG功率模块测试工装

    公开(公告)号:CN109212357A

    公开(公告)日:2019-01-15

    申请号:CN201811174897.4

    申请日:2018-10-09

    IPC分类号: G01R31/00

    摘要: 本发明涉及一种便携式SVG功率模块测试工装,包括主控制板、电压采集接口和通信接口,主控制板通过电压采集接口采集式SVG功率模块中桥式电路的交流侧电压信号,通过通信接口接收SVG功率模块中的SCE板上传的桥式电路的直流侧电压信号;主控制板控制SVG功率模块内的功率管导通与关断,并比较交流侧电压信号与直流侧电压信号,以判断SVG功率模块是否正常工作。因此,该测试工装针对性强,能够对SVG功率模块进行有效测试。而且,该测试工装的结构简单,没有涉及很复杂的设备,成本较低,便于携带,适合现场测试,并且,只需将通信接口和电压采集接口与SVG功率模块对应连接即可进行测试,测试方法简单。

    采样延时控制装置及变流器谐振抑制控制系统

    公开(公告)号:CN112310995B

    公开(公告)日:2022-11-29

    申请号:CN201910667947.0

    申请日:2019-07-23

    摘要: 本发明涉及一种采样延时控制装置及变流器谐振抑制控制系统,属于变流器并网控制技术领域。采样延时控制装置包括:FPGA和CPU;FPGA内置时钟产生触发信号和数据更新信号,触发信号与数据更新信号周期相同,周期长度根据延时长度预定,且数据更新信号超前于触发信号;数据更新信号产生时,将采样数据存储到RAM中;触发信号用于发送给CPU;CPU接收到触发信号后,读取RAM中的采样数据。该装置在数据更新信号产生后,存储相应的采样数据,也即RAM中只存储更新信号产生后的采样数据,保证RAM中存储的采样数据的准确性,接着CPU接收触发信号后读取RAM中的采样数据,该采样数据即为对应延时下所需的采样数据,保证CPU读取采样数据的准确性。

    采样延时控制装置及变流器谐振抑制控制系统

    公开(公告)号:CN112310995A

    公开(公告)日:2021-02-02

    申请号:CN201910667947.0

    申请日:2019-07-23

    摘要: 本发明涉及一种采样延时控制装置及变流器谐振抑制控制系统,属于变流器并网控制技术领域。采样延时控制装置包括:FPGA和CPU;FPGA内置时钟产生触发信号和数据更新信号,触发信号与数据更新信号周期相同,周期长度根据延时长度预定,且数据更新信号超前于触发信号;数据更新信号产生时,将采样数据存储到RAM中;触发信号用于发送给CPU;CPU接收到触发信号后,读取RAM中的采样数据。该装置在数据更新信号产生后,存储相应的采样数据,也即RAM中只存储更新信号产生后的采样数据,保证RAM中存储的采样数据的准确性,接着CPU接收触发信号后读取RAM中的采样数据,该采样数据即为对应延时下所需的采样数据,保证CPU读取采样数据的准确性。