公开(公告)号：CN1295766C

公开(公告)日：2007-01-17

申请号：CN03123970.6

申请日：2003-05-29

Applicant: 财团法人工业技术研究院

Inventor： 陈守龙 ,  吕芳俊 ,  彭逸轩 ,  游善溥

IPC: H01L21/50 ,  H01L21/98 ,  H01L21/60 ,  H01L25/04 ,  H01L23/12 ,  H01L23/48

Abstract: 本发明公开一种三维堆叠的电子封装件及其组装方法，结合柱形凸块方法与组件本身的通透孔设计，同时接合上下层组件以及完成电性接合，利用柱形凸块方法于承载体形成柱状导电凸块，再使柱状导电凸块通过组件的通透孔，以将组件组装于承载体以完成三维堆叠的电子封装件。本发明降低多芯片封装的成本以及简化封装制造过程，用于IC制造与其它的微电子相关制造领域。

公开(公告)号：CN1553490A

公开(公告)日：2004-12-08

申请号：CN03123970.6

申请日：2003-05-29

Applicant: 财团法人工业技术研究院

Inventor： 陈守龙 ,  吕芳俊 ,  彭逸轩 ,  游善溥

IPC: H01L21/50 ,  H01L21/98 ,  H01L21/60 ,  H01L25/04 ,  H01L23/12 ,  H01L23/48

CPC classification number: H01L2224/16145

Abstract: 本发明公开一种三维堆叠的电子封装件及其组装方法，结合柱形锡球方法与组件本身的通透孔设计，同时接合上下层组件以及完成电性接合，利用柱形锡球方法于承载体形成柱状导电凸块，再使柱状导电凸块通过组件的通透孔，以将组件组装于承载体以完成三维堆叠的电子封装件。本发明降低多芯片封装的成本以及简化封装制造过程，用于IC制造与其它的微电子相关制造领域。

公开(公告)号：CN108428671A

公开(公告)日：2018-08-21

申请号：CN201710217037.3

申请日：2017-04-05

Applicant: 财团法人工业技术研究院

Inventor： 张景尧 ,  张道智 ,  吕芳俊 ,  韩伟国 ,  高国书

IPC: H01L23/00 ,  H01L23/488

Abstract: 本发明公开一种电子封装结构，该电子封装结构通过将芯片结合于承载件的金属凸块上，且通过应力缓冲材包覆该金属凸块周围以作为应力缓冲部，而提升应力缓冲的效果，由此防止该芯片因应力而破裂的问题。