公开(公告)号：CN104050130A

公开(公告)日：2014-09-17

申请号：CN201310742928.2

申请日：2013-12-27

申请人： 辉达公司

发明人： 威廉·J·达利 ,  布鲁切克·库都·海勒尼 ,  约翰·W·波尔顿 ,  托马斯·黑斯廷斯·格里尔三世 ,  卡尔·托马斯·格雷

IPC分类号： G06F13/40

CPC分类号： H05K1/11 ,  H04L25/028 ,  H04L25/0292

摘要： 提供了封装上多处理器接地参考单端互连。一种包括多芯片模块（MCM）的互连芯片的系统，包括第一处理器芯片、第二处理器芯片以及配置为包括第一处理器芯片、第二处理器芯片和互连电路的MCM封装。第一处理器芯片配置为包括第一接地参考单端信令（GRS）接口电路。第一电气线路集制作在MCM封装内并配置为将第一GRS接口电路耦连到互连电路。第二处理器芯片配置为包括第二GRS接口电路。第二电气线路集制作在MCM封装内并配置为将第二GRS接口电路耦连到互连电路。

公开(公告)号：CN104102616A

公开(公告)日：2014-10-15

申请号：CN201410132075.5

申请日：2014-04-03

申请人： 辉达公司

发明人： 威廉·J·达利 ,  约翰·W·波尔顿 ,  托马斯·黑斯廷斯·格里尔三世 ,  布鲁切克·库都·海勒尼 ,  卡尔·托马斯·格雷

IPC分类号： G06F13/42 ,  G06F13/40

CPC分类号： G11C7/00 ,  G11C7/1057 ,  G11C7/1069 ,  G11C11/4096 ,  G11C11/41 ,  H01L2224/0401 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2924/15192 ,  H01L2924/15311

摘要： 提供了接地参考单端存储器互连并且提供了用于传送信号的系统。系统包括第一处理单元、高速缓存存储器和封装。第一处理单元包括第一接地参考单端信令（GRS）接口电路，并且第二处理单元包括第二GRS接口电路。高速缓存存储器包括第三和第四GRS接口电路。封装包括将第一GRS接口耦连到第三GRS接口并且将第二GRS接口耦连到第四GRS接口的一个或多个电迹线，其中第一GRS接口电路、第二GRS接口、第三GRS接口和第四GRS接口电路每个配置为通过将一个迹线与接地网络之间的电容器放电来沿一个或多个电迹线中的一个迹线传送脉冲。

公开(公告)号：CN104050129A

公开(公告)日：2014-09-17

申请号：CN201310741713.9

申请日：2013-12-27

申请人： 辉达公司

发明人： 威廉·J·达利 ,  约翰·W·波尔顿 ,  托马斯·黑斯廷斯·格里尔三世 ,  布鲁切克·库都·海勒尼 ,  卡尔·托马斯·格雷

IPC分类号： G06F13/40

CPC分类号： G11C11/4096 ,  G11C7/1057 ,  G11C7/1069 ,  H04L25/0276

摘要： 本发明提供了接地参考单端封装上系统。一种包括多芯片模块（MCM）的互连芯片的系统，包括第一处理器芯片、系统功能芯片以及配置为包括第一处理器芯片和系统功能芯片的MCM封装。第一处理器芯片配置为包括第一接地参考单端信令（GRS）接口电路。系统功能芯片配置为包括第二GRS接口电路。第一电气线路集制作在MCM封装内并且耦连到第一GRS接口电路以及第二GRS接口电路。第一GRS接口电路和第二GRS接口电路一起提供第一处理器芯片和系统功能芯片之间的通信信道。

公开(公告)号：CN104102616B

公开(公告)日：2017-07-28

申请号：CN201410132075.5

申请日：2014-04-03

申请人： 辉达公司

发明人： 威廉·J·达利 ,  约翰·W·波尔顿 ,  托马斯·黑斯廷斯·格里尔三世 ,  布鲁切克·库都·海勒尼 ,  卡尔·托马斯·格雷

IPC分类号： G06F13/42 ,  G06F13/40

CPC分类号： G11C7/00 ,  G11C7/1057 ,  G11C7/1069 ,  G11C11/4096 ,  G11C11/41 ,  H01L2224/0401 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2924/15192 ,  H01L2924/15311

摘要： 提供了接地参考单端存储器互连并且提供了用于传送信号的系统。系统包括第一处理单元、高速缓存存储器和封装。第一处理单元包括第一接地参考单端信令（GRS）接口电路，并且第二处理单元包括第二GRS接口电路。高速缓存存储器包括第三和第四GRS接口电路。封装包括将第一GRS接口耦连到第三GRS接口并且将第二GRS接口耦连到第四GRS接口的一个或多个电迹线，其中第一GRS接口电路、第二GRS接口、第三GRS接口和第四GRS接口电路每个配置为通过将一个迹线与接地网络之间的电容器放电来沿一个或多个电迹线中的一个迹线传送脉冲。

公开(公告)号：CN104050130B

公开(公告)日：2017-05-10

申请号：CN201310742928.2

申请日：2013-12-27

申请人： 辉达公司

发明人： 威廉·J·达利 ,  布鲁切克·库都·海勒尼 ,  约翰·W·波尔顿 ,  托马斯·黑斯廷斯·格里尔三世 ,  卡尔·托马斯·格雷

IPC分类号： G06F13/40

CPC分类号： H05K1/11 ,  H04L25/028 ,  H04L25/0292

摘要： 提供了封装上多处理器接地参考单端互连。一种包括多芯片模块（MCM）的互连芯片的系统，包括第一处理器芯片、第二处理器芯片以及配置为包括第一处理器芯片、第二处理器芯片和互连电路的MCM封装。第一处理器芯片配置为包括第一接地参考单端信令（GRS）接口电路。第一电气线路集制作在MCM封装内并配置为将第一GRS接口电路耦连到互连电路。第二处理器芯片配置为包括第二GRS接口电路。第二电气线路集制作在MCM封装内并配置为将第二GRS接口电路耦连到互连电路。