-
公开(公告)号：CN103207810A
公开(公告)日：2013-07-17
申请号：CN201210448677.2
申请日：2012-11-09
申请人： 辉达公司
发明人： 杰尔姆·F·小杜鲁克 , 兰基·V·姗 , 肖恩·J·特赖希勒
CPC分类号： G06F9/4881 , G06F9/463 , G06F2209/483 , G06F2209/486
摘要： 本发明的一个实施例阐述了一种用于封装计算任务状态的技术，其实现计算任务的无序调度和执行。调度电路基于优先级把计算任务组织成组。然后可使用不同的调度方案来选择计算任务用于执行。每个组被维持作为指向计算任务的指针的链表，所述计算任务被编码为存储在存储器中的任务元数据（TMD）。TMD封装那些为初始化、调度和执行计算任务所需要的状态和参数。
-
公开(公告)号：CN1957376A
公开(公告)日：2007-05-02
申请号：CN200580016444.3
申请日：2005-04-08
申请人： 辉达公司
发明人： 鲁伊·M·巴斯托斯 , 卡里姆·M·阿布达拉 , 克里斯蒂安·鲁埃 , 迈克尔·J·托克斯维格 , 约翰尼·B·罗兹 , 罗杰·L·艾伦 , 约翰·道格拉斯·小泰内菲尔德 , 埃米特·M·基尔加里夫 , 加里·M·塔罗利 , 布赖恩·卡布拉尔 , 克雷格·迈克尔·维滕布林克 , 肖恩·J·特赖希勒
IPC分类号： G06T15/00
CPC分类号： G06T15/005
摘要： 本发明揭示一种可缩放着色器结构。根据所述结构，一着色器包括多个着色器管线，其每一者可对光栅化像素数据执行处理操作。可根据需要在功能上移除着色器管线，从而防止有故障着色器管线造成芯片报废。着色器包括一着色器分配器，所述着色器分配器处理光栅化像素数据且接着有利地以平衡工作负荷的方式将所处理的光栅化像素数据选择性地分配到各着色器管线。一着色器收集器将各着色器管线的输出格式化为适当次序以形成着色像素数据。着色器指令处理器(排程器)编程个别着色器管线以执行其既定任务。每个着色器管线具有一着色器门监，所述着色器门监与着色器分配器以及着色器指令处理器交互作用，以使得根据需要来控制并处理通过着色器管线的像素数据。
-
公开(公告)号：CN102667814B
公开(公告)日：2014-07-02
申请号：CN201080057655.2
申请日：2010-10-13
申请人： 辉达公司
发明人： 史蒂文·E·莫尔纳 , 埃米特·M·克奥加里夫 , 约翰尼·S·罗兹 , 蒂莫西·约翰·珀塞尔 , 肖恩·J·特赖希勒 , 齐亚德·S·哈库拉 , 富兰克林·C·克罗 , 詹姆斯·C·鲍曼
IPC分类号： G06K9/54
CPC分类号： G06T15/005 , G06T2210/52
摘要： 本发明的一个实施例描述了一种用于在维持API基元排序的同时并行地渲染图形基元的技术。多个独立的几何单元对不同的图形基元并发地执行几何处理。基元分布方案在维持用于每个像素的基元排序的同时，以每时钟多个基元的速率并发地发送基元至多个光栅化器。多个独立的光栅化器单元对一个或多个图形基元并发地执行光栅化，实现每系统时钟多个基元的渲染。
-
公开(公告)号：CN102667814A
公开(公告)日：2012-09-12
申请号：CN201080057655.2
申请日：2010-10-13
申请人： 辉达公司
发明人： 史蒂文·E·莫尔纳 , 埃米特·M·克奥加里夫 , 约翰尼·S·罗兹 , 蒂莫西·约翰·珀塞尔 , 肖恩·J·特赖希勒 , 齐亚德·S·哈库拉 , 富兰克林·C·克罗 , 詹姆斯·C·鲍曼
IPC分类号： G06K9/54
CPC分类号： G06T15/005 , G06T2210/52
摘要： 本发明的一个实施例描述了一种用于在维持API基元排序的同时并行地渲染图形基元的技术。多个独立的几何单元对不同的图形基元并发地执行几何处理。基元分布方案在维持用于每个像素的基元排序的同时，以每时钟多个基元的速率并发地发送基元至多个光栅化器。多个独立的光栅化器单元对一个或多个图形基元并发地执行光栅化，实现每系统时钟多个基元的渲染。
-
公开(公告)号：CN1957376B
公开(公告)日：2010-08-18
申请号：CN200580016444.3
申请日：2005-04-08
申请人： 辉达公司
发明人： 鲁伊·M·巴斯托斯 , 卡里姆·M·阿布达拉 , 克里斯蒂安·鲁埃 , 迈克尔·J·托克斯维格 , 约翰尼·B·罗兹 , 罗杰·L·艾伦 , 约翰·道格拉斯·小泰内菲尔德 , 埃米特·M·基尔加里夫 , 加里·M·塔罗利 , 布赖恩·卡布拉尔 , 克雷格·迈克尔·维滕布林克 , 肖恩·J·特赖希勒
IPC分类号： G06T15/00
CPC分类号： G06T15/005
摘要： 本发明揭示一种可缩放着色器结构。根据所述结构，一着色器包括多个着色器管线，其每一者可对光栅化像素数据执行处理操作。可根据需要在功能上移除着色器管线，从而防止有故障着色器管线造成芯片报废。着色器包括一着色器分配器，所述着色器分配器处理光栅化像素数据且接着有利地以平衡工作负荷的方式将所处理的光栅化像素数据选择性地分配到各着色器管线。一着色器收集器将各着色器管线的输出格式化为适当次序以形成着色像素数据。着色器指令处理器(排程器)编程个别着色器管线以执行其既定任务。每个着色器管线具有一着色器门监，所述着色器门监与着色器分配器以及着色器指令处理器交互作用，以使得根据需要来控制并处理通过着色器管线的像素数据。
-
公开(公告)号：CN1849588A
公开(公告)日：2006-10-18
申请号：CN200480026148.7
申请日：2004-09-13
申请人： 辉达公司
IPC分类号： G06F11/00 , H01L21/66 , G01R31/3185
CPC分类号： G01R31/318544 , G01R31/31704 , G01R31/3185 , G01R31/318566 , G06F11/22 , G06F11/2289 , G06F11/267
摘要： 本发明揭示在集成电路中激活功能组件的配置的系统和方法。一种本发明的系统和方法可基于包括制造缺陷、兼容性特征、性能要求和系统健康(例如，正确运作组件的数目)的多种因素而灵活地改变在一集成电路晶粒中的功能组件的运作特征。以配置抽象和组件组织的多种等级(例如，拓扑式转换分析)来测试并分析功能组件运作行为。所述测试和分析可对多个功能组件并行执行。功能组件配置相关信息以多种粒度等级并实时地呈现在一图形用户界面(GUI)中。所述图形用户界面可促进在辨别失败图案、产品测试调谐和场配置算法调整上可促进用户进行用户交互。也可以多种便利的数据库格式来组织所述测试和分析信息。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.021 秒)
