万兆以太网接口互联方法、通信设备及存储介质

    公开(公告)号:CN108809719B

    公开(公告)日:2021-05-18

    申请号:CN201810604322.5

    申请日:2018-06-12

    IPC分类号: H04L12/24 H04B1/12

    摘要: 本发明实施例提供了一种万兆以太网接口互联方法、通信设备及存储介质,涉及数据通信技术领域。方法通过对第一万兆以太网接口初始化后,将所述第一万兆以太网接口执行关闭操作之后,对与所述第一万兆以太网接口连接的第二万兆以太网接口初始化后,将所述第二万兆以太网接口配置成发送伪随机二进制序列PRBS码流模式的方式,进而将第一万兆以太网接口执行打开操作,以便所述第一万兆以太网接口接收到所述第二万兆以太网接口发送的PRBS万兆信号。从而解决了万兆芯片接收机均衡器受到万兆以太网接口芯片互联时非稳态波形导致的概率性出现大量错误报文或者严重情况直接导致万兆芯片无法通信的问题。

    一种模拟接口卡热插拔的装置和方法

    公开(公告)号:CN102508755A

    公开(公告)日:2012-06-20

    申请号:CN201110287833.7

    申请日:2011-09-26

    IPC分类号: G06F11/267

    摘要: 本发明提供了一种模拟接口卡热插拔的装置和方法,通过在母卡上设置热拔插模拟模块,利用热拔插模拟模块定时控制接口卡开关电及模拟接口卡物理热插入时的在位信号和物理热拔出时的中断信号变化,完成模拟接口卡物理热插拔的场景,避免了系统在进行热插拔测试时由于人工反复物理热插拔操作易造成设备损坏的问题,以及解决了在开发及测试环节上工作量非常大的问题。

    一种以太网供电系统及其浪涌保护装置

    公开(公告)号:CN102842903A

    公开(公告)日:2012-12-26

    申请号:CN201210334167.2

    申请日:2012-09-11

    IPC分类号: H02H9/04 H04L12/10

    摘要: 本申请公开了一种以太网供电(POE)系统及其浪涌保护装置,该系统包括:POE供电装置,用于接入电源并输出正相供电端和负相供电端,其中一供电端上连有开关器件,由POE控制芯片控制该开关器件的开通和闭合;二极管(D1),其正极连接所述POE系统的负相供电端,负极连接POE系统的电源高压端。二极管(D2),其负极连接所述POE系统的负相供电端,正极连接POE系统的电源低压端;瞬态电压抑制器件(D3),其负极连接所述电源高压端,正极连接所述电源低压端;共模能量泄放器件(D4)和(D5),分别连接在所述电源低压端与接地端、以及电源高压端与接地端之间。本发明既可以实现浪涌保护,又可提高系统集成度,降低硬件成本。

    一种板卡系统及通信接口卡FPGA在线升级方法

    公开(公告)号:CN103559053B

    公开(公告)日:2017-02-08

    申请号:CN201310526679.3

    申请日:2013-10-30

    IPC分类号: G06F9/445 G06F13/16

    摘要: 本发明涉及通信技术领域,其公开了一种板卡系统,解决传统技术中FPGA在线升级方式不适合主板+多通信接口卡分离方式系统的FPGA在线升级,且升级方式存在成本高、可靠性低的问题。该系统包括主板、n个接口卡,所述主板包括CPU单元、CPLD单元及n个槽位,各个槽位与所述CPLD单元相连,所述CPLD单元与CPU单元相连,所述n个接口卡通过n个连接器一一对应插接在n个槽位上与主板实现信号互联,所述n≥2且为整数;所述CPLD单元包括选通模块和计数模块,所述接口卡包括FPGA单元、切换开关、主flash模块、从flash模块;所述主flash模块和从flash模块通过切换开关连接FPGA单元。此外,本发明还公开了一种通信接口卡FPGA在线升级方法,适用于主板+多接口卡分离式的系统。

    一种CPU压力测试装置及方法
    5.
    发明公开

    公开(公告)号:CN107239371A

    公开(公告)日:2017-10-10

    申请号:CN201610190584.2

    申请日:2016-03-29

    发明人: 刘庆丰

    IPC分类号: G06F11/22

    CPC分类号: G06F11/2236 G06F11/2273

    摘要: 本发明实施例提供CPU压力测试装置及方法,涉及芯片测试技术领域,以解决现有板卡级的CPU压力测试,导致有效性低、效率低、测试成本高、操作复杂度高的问题。所述装置可以包括:主板、设置在所述主板之上的CPU模块和单片机管理模块;所述CPU模块,包含被测CPU芯片;所述单片机管理模块,用于控制所述被测CPU芯片在高温、高压、高频模式下执行预定的压力测试程序,若所述被测CPU芯片在预设时间内成功执行压力测试程序,则控制所述被测CPU芯片在高温、低压、低频模式下执行压力测试程序;若所述被测CPU芯片在高温、低压、低频模式下的预设时间内成功执行压力测试程序,则确定所述被测CPU芯片通过压力测试。

    一种板卡系统及通信接口卡FPGA在线升级方法

    公开(公告)号:CN103559053A

    公开(公告)日:2014-02-05

    申请号:CN201310526679.3

    申请日:2013-10-30

    IPC分类号: G06F9/445 G06F13/16

    摘要: 本发明涉及通信技术领域,其公开了一种板卡系统,解决传统技术中FPGA在线升级方式不适合主板+多通信接口卡分离方式系统的FPGA在线升级,且升级方式存在成本高、可靠性低的问题。该系统包括包括主板、n个接口卡,所述主板包括CPU单元、CPLD单元及n个槽位,各个槽位与所述CPLD单元相连,所述CPLD单元与CPU单元相连,所述n个接口卡通过n个连接器一一对应插接在n个槽位上与主板实现信号互联,所述n≥2且为整数;所述CPLD单元包括选通模块和计数模块,所述接口卡包括FPGA单元、切换开关、主flash模块、从flash模块;所述主flash模块和从flash模块通过切换开关连接FPGA单元。此外,本发明还公开了一种通信接口卡FPGA在线升级方法,适用于主板+多接口卡分离式的系统。

    FPGA配置文件自动加载系统及方法

    公开(公告)号:CN106528244B

    公开(公告)日:2019-05-03

    申请号:CN201611061859.9

    申请日:2016-11-25

    IPC分类号: G06F9/445

    摘要: 本发明实施例提出一种FPGA配置文件自动加载系统及方法,涉及数据通信技术领域。FPGA芯片控制第一延时电路输出第一延时信号,开关电路根据第一延时信号向第一复位芯片输出控制信号,第一复位芯片在被控制信号触发时向第二复位芯片输出第一复位信号,第二复位芯片在上电时或收到第一复位信号时向FPGA芯片输出配置信号;FPGA芯片控制第二延时电路输出第二延时信号,选通电路依据第二延时信号选通主flash模块或从flash模块,FPGA芯片在配置信号的控制下从主flash模块或从flash模块加载FPGA配置文件。该FPGA配置文件自动加载系统架构简单,该FPGA配置文件的自动加载操作简单、可靠性高。

    万兆以太网接口互联方法、通信设备及存储介质

    公开(公告)号:CN108809719A

    公开(公告)日:2018-11-13

    申请号:CN201810604322.5

    申请日:2018-06-12

    IPC分类号: H04L12/24 H04B1/12

    CPC分类号: H04L41/0803 H04B1/12

    摘要: 本发明实施例提供了一种万兆以太网接口互联方法、通信设备及存储介质,涉及数据通信技术领域。方法通过对第一万兆以太网接口初始化后,将所述第一万兆以太网接口执行关闭操作之后,对与所述第一万兆以太网接口连接的第二万兆以太网接口初始化后,将所述第二万兆以太网接口配置成发送伪随机二进制序列PRBS码流模式的方式,进而将第一万兆以太网接口执行打开操作,以便所述第一万兆以太网接口接收到所述第二万兆以太网接口发送的PRBS万兆信号。从而解决了万兆芯片接收机均衡器受到万兆以太网接口芯片互联时非稳态波形导致的概率性出现大量错误报文或者严重情况直接导致万兆芯片无法通信的问题。

    FPGA配置文件自动加载系统及方法

    公开(公告)号:CN106528244A

    公开(公告)日:2017-03-22

    申请号:CN201611061859.9

    申请日:2016-11-25

    IPC分类号: G06F9/445

    CPC分类号: G06F9/4451

    摘要: 本发明实施例提出一种FPGA配置文件自动加载系统及方法,涉及数据通信技术领域。FPGA芯片控制第一延时电路输出第一延时信号,开关电路根据第一延时信号向第一复位芯片输出控制信号,第一复位芯片在被控制信号触发时向第二复位芯片输出第一复位信号,第二复位芯片在上电时或收到第一复位信号时向FPGA芯片输出配置信号;FPGA芯片控制第二延时电路输出第二延时信号,选通电路依据第二延时信号选通主flash模块或从flash模块,FPGA芯片在配置信号的控制下从主flash模块或从flash模块加载FPGA配置文件。该FPGA配置文件自动加载系统架构简单,该FPGA配置文件的自动加载操作简单、可靠性高。

    一种以太网供电系统及其浪涌保护装置

    公开(公告)号:CN102842903B

    公开(公告)日:2015-08-12

    申请号:CN201210334167.2

    申请日:2012-09-11

    IPC分类号: H02H9/04 H04L12/10

    摘要: 本申请公开了一种以太网供电(POE)系统及其浪涌保护装置,该系统包括:POE供电装置,用于接入电源并输出正相供电端和负相供电端,其中一供电端上连有开关器件,由POE控制芯片控制该开关器件的开通和闭合;二极管(D1),其正极连接所述POE系统的负相供电端,负极连接POE系统的电源高压端。二极管(D2),其负极连接所述POE系统的负相供电端,正极连接POE系统的电源低压端;瞬态电压抑制器件(D3),其负极连接所述电源高压端,正极连接所述电源低压端;共模能量泄放器件(D4)和(D5),分别连接在所述电源低压端与接地端、以及电源高压端与接地端之间。本发明既可以实现浪涌保护,又可提高系统集成度,降低硬件成本。