多通道模数转换系统
    1.
    发明公开

    公开(公告)号:CN118118021A

    公开(公告)日:2024-05-31

    申请号:CN202410300286.9

    申请日:2024-03-15

    IPC分类号: H03M1/10 H03M1/12

    摘要: 本发明提供一种多通道模数转换系统,结合多通道时间交织模数转换器、嵌入式处理器及N个数字校正滤波器设计多通道模数转换系统,结合嵌入式处理器及N个数字校正滤波器对多通道时间交织模数转换器的误差进行灵活可调校正,校正程序可参考校正精度和校正周期等因素灵活可调,且无需改动相关硬件,只需要上位机的在线编程调试就能实现校正资源的配置调节,在实现多通道时间交织模数转换器的误差校正的同时,降低了多通道模数转换芯片的成本和开发设计周期;基于嵌入式处理器的设计,其对应的交织方式灵活可调,与此对应地,能够根据多通道模数转换系统的通道组合方式来完成后台校正逻辑资源的组合优化配置。

    一种产生时钟信号的电路及方法
    2.
    发明公开

    公开(公告)号:CN117277996A

    公开(公告)日:2023-12-22

    申请号:CN202311142855.3

    申请日:2023-09-06

    IPC分类号: H03K3/356 H03K5/134

    摘要: 本申请提供一种产生时钟信号的电路及方法,该电路包括:上升沿控制模块,接第一时钟信号和第二时钟信号并根据第一时钟信号和第二时钟信号产生第三时钟信号;下降沿控制模块,接第四时钟信号和第五时钟信号并根据第四时钟信号和第五时钟信号产生第六时钟信号,时钟产生模块接第三时钟信号和第六时钟信号,根据第三时钟信号和第六时钟信号产生第七时钟信号,反相输出模块对第七时钟信号进行反相处理并对外输出目标时钟信号。本申请设计了开环的时钟信号产生电路,没有闭环的反馈电路,易于控制,产生稳定的时钟信号,通过多条缓冲延迟支路产生延迟不同的第五时钟信号,从而控制第七时钟信号的变化时刻,精确控制目标时钟信号上升沿和下降沿的产生。

    一种多通道采样时间误差校正方法、装置、设备及介质

    公开(公告)号:CN116827345A

    公开(公告)日:2023-09-29

    申请号:CN202310834092.2

    申请日:2023-07-07

    IPC分类号: H03M1/10 H03M1/12

    摘要: 本发明提供一种多通道采样时间误差校正方法、装置、设备及介质,该方法对多通道时间交织模数转换器中各个通道的采样时间误差进行校正,针对通道,获取通道的采样时间误差,根据采样时间误差获取通道的模拟校正值和通道的数字校正值;针对通道,基于模拟校正值对通道的采样时间进行模拟校正,基于数字校正值对通道的采样时间进行数字校正,以对通道的采样时间进行校正,通过该方法实现了精确校正采样时间误差的同时降低了成本开销。