一种多通道模数转换器的失调误差校正系统及方法

    公开(公告)号:CN114095020B

    公开(公告)日:2024-03-12

    申请号:CN202111401040.3

    申请日:2021-11-19

    IPC分类号: H03M1/10 H03M1/12

    摘要: 本发明提出一种多通道模数转换器的失调误差校正系统及方法,包括:采样模式选择模块,用于根据选择的采样模式连接所述顺序时间交织采样模块和/或所述随机时间交织采样模块;顺序时间交织采样模块,用于对包含的多个第一采样通道中当前被选择的第一采样通道进行失调误差估计,获取第一误差估计值,根据所述第一误差估计值对所述当前被选择的第一采样通道进行误差校正;随机时间交织采样模块,用于对包含的多个第二采样通道中当前被选择的第二采样通道的前一个被选择的第二采样通道进行失调误差估计,获取第二误差估计值,根据所述第二误差估计值对所述当前被选择的第二采样通道进行误差校正。

    一种熔丝修调系统及方法

    公开(公告)号:CN112260677B

    公开(公告)日:2023-09-12

    申请号:CN202011119436.4

    申请日:2020-10-19

    IPC分类号: H03K19/003

    摘要: 本发明提供一种熔丝修调系统及方法,系统包括:熔丝电阻、读出模块、可变参考电阻模块、用于放大压降信号的伪差分放大器模块;所述熔丝电阻的一端与电源连接,所述熔丝电阻的另一端与所述伪差分放大器模块的正输入端连接,所述可变参考电阻模块的输入端与电源连接,所述可变参考电阻模块的输出端与所述伪差分放大器模块的负输入端连接,所述伪差分放大器模块的输出端与所述读出模块的输入端连接;本发明中的熔丝修调系统能够在熔丝修调时,放大熔丝电阻的压降信号,降低熔丝修调过程中对熔丝电阻增大量的要求,烧写较容易,避免熔丝修调后状态逆转,可靠性较高。

    一种带缓冲器的前端采样电路

    公开(公告)号:CN113872602A

    公开(公告)日:2021-12-31

    申请号:CN202111401177.9

    申请日:2021-11-19

    IPC分类号: H03M1/12

    摘要: 本发明提出一种带缓冲器的前端采样电路,包括:采样模块、自举开关、驱动模块、缓冲模块和偏置模块;所述驱动模块包括第一连接端和第二连接端,所述采样模块包括输入端、输出端和偏移端;所述缓冲模块包括输入端、输出端和第三连接端;所述第一连接端与所述自举开关的一端连接,所述自举开关的另一端与所述采样模块的偏移端连接;所述缓冲模块的输入端对接输入信号,所述缓冲模块的输出端分别连接所述第二连接端、所述偏置模块的一端以及所述采样模块的输入端;所述第三连接端与所述第一连接端连接;所述偏置模块的另一端接地;本发明可有效提高采样网络的线性度。

    一种产生时钟信号的电路及方法
    4.
    发明公开

    公开(公告)号:CN117277996A

    公开(公告)日:2023-12-22

    申请号:CN202311142855.3

    申请日:2023-09-06

    IPC分类号: H03K3/356 H03K5/134

    摘要: 本申请提供一种产生时钟信号的电路及方法,该电路包括:上升沿控制模块,接第一时钟信号和第二时钟信号并根据第一时钟信号和第二时钟信号产生第三时钟信号;下降沿控制模块,接第四时钟信号和第五时钟信号并根据第四时钟信号和第五时钟信号产生第六时钟信号,时钟产生模块接第三时钟信号和第六时钟信号,根据第三时钟信号和第六时钟信号产生第七时钟信号,反相输出模块对第七时钟信号进行反相处理并对外输出目标时钟信号。本申请设计了开环的时钟信号产生电路,没有闭环的反馈电路,易于控制,产生稳定的时钟信号,通过多条缓冲延迟支路产生延迟不同的第五时钟信号,从而控制第七时钟信号的变化时刻,精确控制目标时钟信号上升沿和下降沿的产生。

    带随机窗口采样功能的FFT硬件加速器

    公开(公告)号:CN116028761A

    公开(公告)日:2023-04-28

    申请号:CN202310014446.9

    申请日:2023-01-05

    摘要: 本发明提供一种带随机窗口采样功能的FFT硬件加速器,所述带随机窗口采样功能的FFT硬件加速器包括:双口SRAM模块及FFT硬件加速模块。在本发明中,结合双口SRAM模块与FFT硬件加速模块设计FFT硬件加速器,在FFT变换之前,通过随机时钟对双口SRAM模块的使能控制,对数据信号进行多次随机抓取写入,得到随机的采样信号,即设计滑动窗口方式来完成数据信号的抓取,在该窗口内数据信号的抓取时刻是随机的,经过多次抓取统计后,采样信号再传到后级的FFT硬件加速模块进行时域到频域的快速傅里叶转换,变换得到的信号能够有效的反映数据信号的时变统计特性,从而能够更真实的获取数据信号的时间信息。

    多通道模数转换系统
    6.
    发明公开

    公开(公告)号:CN118118021A

    公开(公告)日:2024-05-31

    申请号:CN202410300286.9

    申请日:2024-03-15

    IPC分类号: H03M1/10 H03M1/12

    摘要: 本发明提供一种多通道模数转换系统,结合多通道时间交织模数转换器、嵌入式处理器及N个数字校正滤波器设计多通道模数转换系统,结合嵌入式处理器及N个数字校正滤波器对多通道时间交织模数转换器的误差进行灵活可调校正,校正程序可参考校正精度和校正周期等因素灵活可调,且无需改动相关硬件,只需要上位机的在线编程调试就能实现校正资源的配置调节,在实现多通道时间交织模数转换器的误差校正的同时,降低了多通道模数转换芯片的成本和开发设计周期;基于嵌入式处理器的设计,其对应的交织方式灵活可调,与此对应地,能够根据多通道模数转换系统的通道组合方式来完成后台校正逻辑资源的组合优化配置。

    一种带缓冲器的前端采样电路

    公开(公告)号:CN113872602B

    公开(公告)日:2024-04-12

    申请号:CN202111401177.9

    申请日:2021-11-19

    IPC分类号: H03M1/12

    摘要: 本发明提出一种带缓冲器的前端采样电路,包括:采样模块、自举开关、驱动模块、缓冲模块和偏置模块;所述驱动模块包括第一连接端和第二连接端,所述采样模块包括输入端、输出端和偏移端;所述缓冲模块包括输入端、输出端和第三连接端;所述第一连接端与所述自举开关的一端连接,所述自举开关的另一端与所述采样模块的偏移端连接;所述缓冲模块的输入端对接输入信号,所述缓冲模块的输出端分别连接所述第二连接端、所述偏置模块的一端以及所述采样模块的输入端;所述第三连接端与所述第一连接端连接;所述偏置模块的另一端接地;本发明可有效提高采样网络的线性度。

    低功耗差分熔丝型存储器及模数转换器

    公开(公告)号:CN117542396A

    公开(公告)日:2024-02-09

    申请号:CN202311502778.8

    申请日:2023-11-13

    IPC分类号: G11C17/16 G11C17/18

    摘要: 本发明提供一种低功耗差分熔丝型存储器及模数转换器,结合锁存输出模块、差分预编程模块、差分熔丝编程模块及差分编程读取模块设计低功耗差分熔丝型存储器,通过锁存输出模块、差分熔丝编程模块及差分编程读取模块进行数据信号的写入、存储及读取,差分熔丝编程模块包括互补的第一熔丝编程单元和第二熔丝编程单元,在编程时,第一熔丝编程单元中的第一熔丝和第二熔丝编程单元中的第二熔丝中的一个被熔断、另一个未被熔断,以互补方式写入编程数据信号,后续编程数据信号以互补方式读取,并通过锁存输出模块进行比较及锁存输出,能有效纠正编程产生的误差,提升输出的编程数据信号的稳定性,且结构简单、各个模块分时工作,对应静态功耗低。

    一种熔丝修调系统及方法
    9.
    发明公开

    公开(公告)号:CN112260677A

    公开(公告)日:2021-01-22

    申请号:CN202011119436.4

    申请日:2020-10-19

    IPC分类号: H03K19/003

    摘要: 本发明提供一种熔丝修调系统及方法,系统包括:熔丝电阻、读出模块、可变参考电阻模块、用于放大压降信号的伪差分放大器模块;所述熔丝电阻的一端与电源连接,所述熔丝电阻的另一端与所述伪差分放大器模块的正输入端连接,所述可变参考电阻模块的输入端与电源连接,所述可变参考电阻模块的输出端与所述伪差分放大器模块的负输入端连接,所述伪差分放大器模块的输出端与所述读出模块的输入端连接;本发明中的熔丝修调系统能够在熔丝修调时,放大熔丝电阻的压降信号,降低熔丝修调过程中对熔丝电阻增大量的要求,烧写较容易,避免熔丝修调后状态逆转,可靠性较高。

    熔丝型存储器及模数转换器
    10.
    发明公开

    公开(公告)号:CN117935885A

    公开(公告)日:2024-04-26

    申请号:CN202410117132.6

    申请日:2024-01-26

    IPC分类号: G11C17/16 G11C17/18 H03M1/10

    摘要: 本发明提供一种熔丝型存储器及模数转换器,结合熔丝存储模块、可调参考电平模块及比较锁存模块设计熔丝型存储器中的每个熔丝型存储电路,在每个熔丝型存储电路中,通过熔丝存储模块进行预编程、编程存储及读取,得到与编程数据信号相关的读取数据信号,再通过比较锁存模块的正反馈比较放大作用,对读取数据信号进行修正,将读取数据信号上拉到电源电压或者下拉到地,严格置高或者置低,并对修正后的读取数据信号进行反相整形及锁存输出,得到与编程数据信号完全一致的目标编程数据信号,能有效纠正因编程过程中熔断不充分所引起的误差,提升了输出的编程存储数据的稳定性和可靠性,适合模数转换器校正信息的长期存储;同时,静态功耗低。