一种基于FPGA的高速Delay-FxLMS滤波器设计方法

    公开(公告)号:CN114520643B

    公开(公告)日:2024-03-19

    申请号:CN202210121800.3

    申请日:2022-02-09

    IPC分类号: H03H21/00

    摘要: 本发明请求保护一种基于FPGA的高速Delay‑FxLMS滤波器设计方法。主要包括三个部分:(1)DF‑DFxLMS滤波器设计(2)TF‑RDFxLMS滤波器设计(3)HS‑TF‑RDFxLMS滤波器设计。本发明的创新点在于采用延时分解算法来解决时延量增加和输出滞后导致滤波器收敛性下降问题,然后对自适应滤波模块和次级路径模块进行转置操作进一步减小关键路径来提高系统的时钟速度,通过优化电路子模块来减小整个电路寄存器数量;最后在关键路径不变前提下,采用硬件共享思想实现TF‑RDFxLMS滤波器的面积/速度权衡。实验结果表明,该文提出的算法收敛速度是DFxLMS算法的3.5倍,关键路径缩短了#imgabs0#其HS‑TF‑RDFxLMS滤波器时钟速度相比于TF‑RDFxLMS滤波器降低了4%,但LUT和FF的资源分别节约了10%和28%。

    时域交织型模数转换器时间偏差的数字校准系统及方法

    公开(公告)号:CN115425974A

    公开(公告)日:2022-12-02

    申请号:CN202211066106.2

    申请日:2022-09-01

    IPC分类号: H03M1/10

    摘要: 本发明请求保护一种应用于时域交织型模数转换器之中,将通道间的时钟偏差消除,解决了时域交织型模数转换器由于时钟偏差的存在降低ADC性能的问题。其中,所述方法通过将四个通道的数字输出码提取出来,按顺序排列之后,以第一个输出的数字码作为基准,将第一个通道的输出码与其他三个通道的数字码进行运算,通过若干个乘加单元,将每个通道与第一个通道的时钟偏差计算出来,利用电压与微分的关系,将由于时钟偏差产生的误差电压去除,以达到消除时钟偏差对于ADC的动态性能的影响。该校准方法无需额外参考通道,对于输入信号无特定要求,只需要一个校准周期就能将多个通道同时校准完成,控制逻辑简单,可以达到以较小的代价快速校准时钟偏差的目的。

    一种基于FBFULMS算法的有源噪声控制系统的设计方法

    公开(公告)号:CN115273790A

    公开(公告)日:2022-11-01

    申请号:CN202210891877.9

    申请日:2022-07-27

    IPC分类号: G10K11/178

    摘要: 本发明请求保护一种基于FBFULMS算法的有源噪声控制系统的设计方法。主要包括三个部分:(1)NFBLMS滤波设计(2)MFBLMS滤波设计(3)FBFULMS滤波器设计。本发明的创新点在于采用频域块滤波U最小均方(FBFULMS)算法结构,通过二次路径建模确保了系统的稳定性和快速收敛速度。结果表明当输入激励为压缩机噪声数据时,所提出的FBFULMS算法通过39个迭代步骤实现了高达26dBA的噪声衰减。最后,采用XILINX Artix7‑100TFPGA作为核心控制模块进行硬件设计。其测量结果表明,该方法有效地衰减了压缩机目标区域的低频和中频噪声,尤其是在误差传声器处,测量噪声降低高达20dBA,收敛时间约为60ms。

    一种基于分布式算法的高吞吐量LMS自适应滤波器

    公开(公告)号:CN114900156A

    公开(公告)日:2022-08-12

    申请号:CN202210404643.7

    申请日:2022-04-18

    IPC分类号: H03H21/00

    摘要: 本发明请求保护一种基于分布式算法的高吞吐量LMS自适应滤波器。主要包括3个部分:(1)基于DA的控制模块设计(2)基于DA的辅助模块设计(3)基于DA的滤波器模块设计。本发明目的在于针对LMS自适应滤波器,构建高吞吐量和低功耗的自适应滤波器结构。创新点在于相比较传统的LMS自适应滤波器结构,本发明提出了基于DA的辅助模块,该模块使用具有特殊寻址的辅助查找表,该查找表存储输入样本的所有可能的组合,克服了每次自适应滤波器运行时,都需要更新LUT的问题,同时相比较传统的MAC单元有着更高的吞吐量,且该设计可以很容易被重新配置,可以匹配广泛的性能要求。

    一种基于FPGA的高速Delay-FxLMS滤波器设计方法

    公开(公告)号:CN114520643A

    公开(公告)日:2022-05-20

    申请号:CN202210121800.3

    申请日:2022-02-09

    IPC分类号: H03H21/00

    摘要: 本发明请求保护一种基于FPGA的高速Delay‑FxLMS滤波器设计方法。主要包括三个部分:(1)DF‑DFxLMS滤波器设计(2)TF‑RDFxLMS滤波器设计(3)HS‑TF‑RDFxLMS滤波器设计。本发明的创新点在于采用延时分解算法来解决时延量增加和输出滞后导致滤波器收敛性下降问题,然后对自适应滤波模块和次级路径模块进行转置操作进一步减小关键路径来提高系统的时钟速度,通过优化电路子模块来减小整个电路寄存器数量;最后在关键路径不变前提下,采用硬件共享思想实现TF‑RDFxLMS滤波器的面积/速度权衡。实验结果表明,该文提出的算法收敛速度是DFxLMS算法的3.5倍,关键路径缩短了其HS‑TF‑RDFxLMS滤波器时钟速度相比于TF‑RDFxLMS滤波器降低了4%,但LUT和FF的资源分别节约了10%和28%。

    一种基于实时故障滤波数据的配电网自动重合闸判断方法

    公开(公告)号:CN112462193B

    公开(公告)日:2023-10-24

    申请号:CN202011223358.2

    申请日:2020-11-05

    IPC分类号: G01R31/08 G01R31/52

    摘要: 本发明涉及一种基于实时故障滤波数据的配电网自动重合闸判断方法,属于电网技术领域。该方法包括以下步骤:S1:建立基于小波变换的故障提取模型;S2:建立故障综合研判‑支持向量机分类模型;S3:仿真建模与分析。利用小波变换提取三相电压三相电流和零序电流作为特征量,并将小波分析后的小波系数重构作为支持向量机的数据集,算法模型训练数据来源于实际录波数据,增加了模型的可靠性和实用性,识别准确率接近90%。算法模型搭建完成后利用仿真数据来测试算法模型,准确率达到95%,进一步证实了本算法模型的可行性。

    一种基于RISC-V指令集的可重构音频降噪加速器及方法

    公开(公告)号:CN116645945A

    公开(公告)日:2023-08-25

    申请号:CN202310512461.6

    申请日:2023-05-08

    IPC分类号: G10K11/178

    摘要: 本发明请求保护一种基于RISC‑V指令集的可重构音频降噪加速器及方法,属于集成电路技术领域,主要包括:RISC‑V处理器内核、音频降噪协处理器、NICE接口控制。其中RISC‑V处理器内核通过NICE接口控制与音频降噪协处理器相连接,RISC‑V处理器内核、音频降噪协处理器与NICE接口电路控制组成基于RISC‑V指令集的可重构音频降噪加速器。创新点在于RISC‑V指令集的音频降噪加速器采用指令紧耦合连接设计,减少数据搬运所需时间,提升性能并降低功耗;同时加速器电路采用硬件重构思想,用少量的资源实现不同的运算功能,一定程度上减少了资源消耗并缩减加速器所占面积;最后提出一种加法树可选配置电路以平衡面积、资源与性能。

    一种基于FPGA的流水线MFxLMS滤波器设计方法

    公开(公告)号:CN115189677A

    公开(公告)日:2022-10-14

    申请号:CN202210890617.X

    申请日:2022-07-27

    IPC分类号: H03H21/00

    摘要: 本发明请求保护一种基于FPGA的流水线MFxLMS滤波器设计方法,属于数字信号处理领域,主要包括2个部分:(1)MFxLMS滤波器设计(2)流水线MFxLMS滤波器设计。本发明创新点在于采用流水线来改善MFxLMS滤波器的收敛性、吞吐量和功耗,该结构滤波器收敛性和稳定性接近MFxLMS滤波器,其吞吐量是MFxLMS滤波器的2倍;所提出的8抽头滤波器结构与现有最佳结构相比时钟速度提高34.28%,功耗降低4.76%。