-
公开(公告)号：CN117792392A
公开(公告)日：2024-03-29
申请号：CN202311686948.2
申请日：2023-12-08
申请人： 重庆邮电大学
IPC分类号： H03M1/10
摘要： 本发明请求保护一种用于宽松测试条件下的ADC动态参数测试方法，该方法可使ADC的动态参数测试在非高精度设备下进行。该方法包括：削波序列识别与重构、数据预处理、ADC参数还原三部分。削波序列识别与重构包括：采集ADC输出削波序列，对序列进行分段，计算每段非相干削波序列的频率，然后基于最小二乘法获取原本ADC输入信号的关键参数以重新构建理想削波信号，得到残差序列。数据预处理部分包括：将首尾不连续的残差序列转变为首尾连续的相干序列，计算每段ADC输出序列的SNR、SINAD、ENOB、THD等性能参数。ADC参数还原部分：通过每段ADC输出序列的差值，估计ADC自身杂散分量，从ADC输出序列的性能参数中还原ADC器件的性能参数。
-
公开(公告)号：CN117749145A
公开(公告)日：2024-03-22
申请号：CN202311677528.8
申请日：2023-12-07
申请人： 重庆邮电大学
摘要： 本发明请求保护一种抗PVT变化的三态比较器电路，其中包括主比较器、副比较器、主比较器时钟模块、副比较器时钟模块、异或门、与门和非门。主比较器接输入信号；副比较器的输入电压为该比较器设计精度的1/4；异或门用于判断比较器是否得到比较结果；主比较器时钟模块用于产生两个时钟信号；与门的输出信号是第三态的标志信号，若为高电平，则使主比较器时钟模块输出的时钟信号拉低，使比较器进入复位阶段。常规比较器输出有A＞B或A＜B两种状态，本发明技术方案则引入了第三种状态，即输入信号的差值小于比较器设计精度的1/4，可在抑制比较器亚稳态的同时得到更高比较精度，且该电路具有抗PVT变化的特性，适用于异步SAR模数转换器中。
-
公开(公告)号：CN117097140A
公开(公告)日：2023-11-21
申请号：CN202310906094.8
申请日：2023-07-21
申请人： 重庆邮电大学
摘要： 本发明请求保护一种用于降压变换器的软启动及软恢复电路，主要由软启动及软恢复模块，运算放大器EA1，运算放大器EA1，比较器COMP1，比较器COMP2，比较器COMP3，RS触发器，非交叠时钟组成。其中，PMOS器件MP1～3接成电流镜结构，其电流比例为1：K1：K2，路径1对电容C1进行恒流充电，路径2为一个快速充电调节模块，路径3为箝位电路，软启动电压VSS通过运算放大器EA1与反馈电压VFB箝位。一旦检测到反馈电压VFB低于参考电压VREF1(VREF
-
公开(公告)号：CN116881061A
公开(公告)日：2023-10-13
申请号：CN202310993272.5
申请日：2023-08-08
申请人： 重庆邮电大学
IPC分类号： G06F11/22
摘要： 本发明请求保护一种基于ST2500测试机的MCU存储器测试方法，包括以下步骤：①通过被测MCU的IIC接口设计协议解析模块。②设计测试模式，利用MCU芯片IIC接口进行测试指令以及数据的传输，将MCU作为IIC从机，并采用中断触发机制，测试机发送激活序列使MCU处于复位状态。③激活MCU，若接收到正确的模式代码，则进入存储器测试模式，MCU芯片内部TEST_MODE信号有效，变为高电平。④MCU芯片根据地址数据以及测试数据写入存储器对应的区域，以进行存储器的写数据测试。⑤MCU根据地址数据将对应存储区域的数据通过输出，以进行存储器的读数据测试。⑥测试机将写入MCU的数据与读出的数据进行比较，若读写数据一致，则通过测试，否则测试失败。本发明提高了MCU测试的可靠性与覆盖率。
-
公开(公告)号：CN116645945A
公开(公告)日：2023-08-25
申请号：CN202310512461.6
申请日：2023-05-08
申请人： 重庆邮电大学
IPC分类号： G10K11/178
摘要： 本发明请求保护一种基于RISC‑V指令集的可重构音频降噪加速器及方法，属于集成电路技术领域，主要包括：RISC‑V处理器内核、音频降噪协处理器、NICE接口控制。其中RISC‑V处理器内核通过NICE接口控制与音频降噪协处理器相连接，RISC‑V处理器内核、音频降噪协处理器与NICE接口电路控制组成基于RISC‑V指令集的可重构音频降噪加速器。创新点在于RISC‑V指令集的音频降噪加速器采用指令紧耦合连接设计，减少数据搬运所需时间，提升性能并降低功耗；同时加速器电路采用硬件重构思想，用少量的资源实现不同的运算功能，一定程度上减少了资源消耗并缩减加速器所占面积；最后提出一种加法树可选配置电路以平衡面积、资源与性能。
-
公开(公告)号：CN116208147A
公开(公告)日：2023-06-02
申请号：CN202211573290.X
申请日：2022-12-08
申请人： 重庆邮电大学 , 中国电子科技集团公司第二十四研究所
摘要： 本发明请求保护一种高无杂散动态范围的分段式R‑2R倒梯形电阻网络，该电路通过将R‑2R倒梯形电阻网络进行分段处理，并对高位段电阻网络进行无交叠旋转选择处理来提高电路的无杂散动态范围(Spurious‑free Dynamic Range，SFDR)。电路主要包括：温度计译码器，用于将高4位二进制码转码为15级温度计码；累加器，用于对高4位二进制码进行累加，产生对数移位器所需要的移位控制信号(也叫指针)；对数移位器，用于根据累加器输入的移位控制信号和输入的温度计码进行移位操作；电平保持电路，用来补偿数移位器进行移位操作时所损失的电平；锁存器，用于将低12位和高4位的信号进行时域对齐；分段式R‑2R倒梯形电阻网络，用于接收锁存器的数字信号，然后对数字信号进行解码。
-
公开(公告)号：CN115441871A
公开(公告)日：2022-12-06
申请号：CN202211132495.4
申请日：2022-09-08
申请人： 重庆邮电大学
IPC分类号： H03M1/10
摘要： 本发明请求保护一种应用于流水线ADC的自适应后台校准系统，包括：采样保持模块，第一变频单元、第二变频单元，低速高精度ADC、待校准流水ADC、LMS自适应滤波器以及减法器；可校准流水线ADC因电容失配、有限运放增益、运放失调等非理想因素造成的线性误差。通过使用低速但高精度的ADC作为基准，与待校准的流水线ADC并联，并将两者的数字输出的差值送到数字自适应滤波器中进行处理，使流水线ADC的输出不断逼近低速但高精度ADC输出，从而达到数字校准的目的。这个过程中，正常的转换过程不受影响，不会降低原ADC的转换速度，具有校准精度高，收敛速度快、跟踪能力强等优点。
-
公开(公告)号：CN115425937A
公开(公告)日：2022-12-02
申请号：CN202211006536.5
申请日：2022-08-22
申请人： 重庆邮电大学
摘要： 本发明请求保护一种应用于电压隔离的斩波运算放大电路，该电路主要包括跨导放大器amp1、amp2、amp3、amp4，amp5，斩波调制电路CHIN、CHOUT、CHfb、CHRRL，电容Cin1、Cin2、Cfb1、Cfb2、Cs1、Cs2、Cm1、Cm21a、Cm21b、Cm22a、Cm22b，电阻res1、res2，斩波调制信号fchop。斩波调制电路CHIN将高压端输入而来的模拟电压信号调制到频率为fchop的电压信号并通过隔离电容Cin1、Cin2耦合到低压端，低压端的偏置电阻res1、res2为低压端输入跨导放大器amp1重新提供直流偏置信号，CHOUT会将跨导放大器amp1的失调电压VOFFSET和1/f噪声调制到高频，同时将amp1的输出电流信号重新调制为从高压端输入的频率，最后输出电压的大小为输入信号Vout＝Vin×(Cfb/Cin)，纹波消除环消除跨导放大器amp1、amp2、amp3失调电压产生的纹波。
-
公开(公告)号：CN113613140B
公开(公告)日：2022-10-18
申请号：CN202110887738.4
申请日：2021-08-03
申请人： 重庆邮电大学
IPC分类号： H04R3/00 , G10K11/178
摘要： 本发明请求保护一种基于RISC v软核的音频降噪系统、方法及介质，属于集成电路技术领域，包括：RISC v处理器SOC、IIS音频传输接口电路、音频编解码WM8731模块、音频降噪FxLMS算法。其中RISC v处理器SOC与IIS音频传输接口电路相连接，IIS音频传输接口电路与音频编解码WM8731模块相连接，音频降噪FxLMS算法通过软件编程下载到RISC v处理器核内运行。创新点在于通过SOC技术集成音频传输专用的IIS接口电路，确保音频传输的稳定性；采用RISC v自定义指令的处理器能够对音频降噪系统进行专用的运算加速；同时相比较纯硬件实现方式的FxLMS算法而言，采用软硬件协同实现方式使算法更具备灵活性和可行性，并解决了纯硬件实现带来的颗粒度大的问题。
-
公开(公告)号：CN115189677A
公开(公告)日：2022-10-14
申请号：CN202210890617.X
申请日：2022-07-27
申请人： 重庆邮电大学
IPC分类号： H03H21/00
摘要： 本发明请求保护一种基于FPGA的流水线MFxLMS滤波器设计方法，属于数字信号处理领域，主要包括2个部分：(1)MFxLMS滤波器设计(2)流水线MFxLMS滤波器设计。本发明创新点在于采用流水线来改善MFxLMS滤波器的收敛性、吞吐量和功耗，该结构滤波器收敛性和稳定性接近MFxLMS滤波器，其吞吐量是MFxLMS滤波器的2倍；所提出的8抽头滤波器结构与现有最佳结构相比时钟速度提高34.28％，功耗降低4.76％。
-
-
-
-
-
-
-
-
-
搜索结果
106 条记录 (耗时 0.036 秒)
