公开(公告)号：CN100361096C

公开(公告)日：2008-01-09

申请号：CN200510124326.6

申请日：2005-11-28

Applicant: 阿尔卡特公司

Inventor： 马里奥·波普斯卡 ,  斯蒂芬·巴尔 ,  亚历山大·特里卡

IPC: G06F12/08 ,  G06F15/16

CPC classification number: G06F11/185 ,  G06F11/1633 ,  G06F11/1683

Abstract: 一种使用带内置逻辑的一个多端口RAM的、运行在一个多处理器配置中的交叉比较方案。它提供一个快速和简单的数据交叉比较方法。多端口RAM单元可以插入到主处理器单元的母板上，而不需要外部硬件或连线。一种用于交叉比较的方法和系统，其具有第一层缓冲存储器，其具有用于存储来自于第一处理器的信息的一个第一存储区域和用于存储来自于第二处理器的信息的一个第二存储区域，以及具有一个第三和第四存储区域的第二层缓冲存储器，在此每个存储区域存储来自于第一和第二存储区域的信息。第一、第二、第三和第四存储区域具有一个或多个只是为其各自的存储区域分配的缓冲存储器。

公开(公告)号：CN1783035A

公开(公告)日：2006-06-07

申请号：CN200510124326.6

申请日：2005-11-28

Applicant: 阿尔卡特公司

Inventor： 马里奥·波普斯卡 ,  斯蒂芬·巴尔 ,  亚历山大·特里卡

IPC: G06F12/08 ,  G06F15/16

CPC classification number: G06F11/185 ,  G06F11/1633 ,  G06F11/1683

Abstract: 一种使用带内置逻辑的一个多端口RAM的、运行在一个多处理器配置中的交叉比较方案。它提供一个快速和简单的数据交叉比较方法。多端口RAM单元可以插入到主处理器单元的母板上，而不需要外部硬件或连线。一种用于交叉比较的方法和系统，其具有第一层缓冲存储器，其具有用于存储来自于第一处理器的信息的一个第一存储区域和用于存储来自于第二处理器的信息的一个第二存储区域，以及具有一个第三和第四存储区域的第二层缓冲存储器，在此每个存储区域存储来自于第一和第二存储区域的信息。第一、第二、第三和第四存储区域具有一个或多个只是为其各自的存储区域分配的缓冲存储器。