公开(公告)号：CN1606293A

公开(公告)日：2005-04-13

申请号：CN200410092177.5

申请日：2004-10-08

申请人： 阿尔卡特公司

发明人： B·钱普林 ,  J·格里巴 ,  S·赫佳奇

IPC分类号： H04L12/56

CPC分类号： H04L47/10 ,  H04L12/5601 ,  H04L47/20 ,  H04L47/22 ,  H04L47/263 ,  H04L47/30 ,  H04L47/36 ,  H04L49/30 ,  H04L49/3081 ,  H04L49/503 ,  H04L2012/5636 ,  H04L2012/5682 ,  Y02D50/10

摘要： 用于链路层基于端口的硬件实现的接受速率限制控制的装置。该装置使用跟踪接收端口缓冲器占用率水平的单个的增减计数器。通过由帧接收信号和反馈帧接受控制信号所时间截短的接收线路速率时钟信号来增加单个的增减计数器。以从接收端口缓冲器中提取内容的服务水平协议SLA协商的约定速率来减小单个的增减计数器。比较器的输出被提供给主从触发器，该比较器确定何时端口接收缓冲器占用率水平低于低水位接收端口缓冲器占用率水平，以及确定何时接收端口缓冲器占用率水平高于最大突发大小，所述主从触发器产生帧接受控制信号，当端口接收缓冲器占用率水平转换在低水位和最大突发大小的接收端口缓冲器占用率水平之间时其表现出滞后。由于使用少量的逻辑门来接收内容，因此所实现的链路层基于端口的硬件实现的接受速率限制控制的优点得自于以线路速率实时强制执行的确定的响应。

公开(公告)号：CN100514931C

公开(公告)日：2009-07-15

申请号：CN200410092177.5

申请日：2004-10-08

申请人： 阿尔卡特公司

发明人： B·钱普林 ,  J·格里巴 ,  S·赫佳奇

IPC分类号： H04L12/56

CPC分类号： H04L47/10 ,  H04L12/5601 ,  H04L47/20 ,  H04L47/22 ,  H04L47/263 ,  H04L47/30 ,  H04L47/36 ,  H04L49/30 ,  H04L49/3081 ,  H04L49/503 ,  H04L2012/5636 ,  H04L2012/5682 ,  Y02D50/10

摘要： 用于链路层基于端口的硬件实现的接受速率限制控制的装置。该装置使用跟踪接收端口缓冲器占用率水平的单个的增减计数器。通过由帧接收信号和反馈帧接受控制信号所时间截短的接收线路速率时钟信号来增加单个的增减计数器。以从接收端口缓冲器中提取内容的服务水平协议SLA协商的约定速率来减小单个的增减计数器。比较器的输出被提供给主从触发器，该比较器确定何时端口接收缓冲器占用率水平低于低水位接收端口缓冲器占用率水平，以及确定何时接收端口缓冲器占用率水平高于最大突发大小，所述主从触发器产生帧接受控制信号，当端口接收缓冲器占用率水平转换在低水位和最大突发大小的接收端口缓冲器占用率水平之间时其表现出滞后。由于使用少量的逻辑门来接收内容，因此所实现的链路层基于端口的硬件实现的接受速率限制控制的优点得自于以线路速率实时强制执行的确定的响应。