公开(公告)号：CN103703427A

公开(公告)日：2014-04-02

申请号：CN201180072400.8

申请日：2011-07-20

Applicant: 飞思卡尔半导体公司

Inventor： 弗拉基米尔·利托夫琴科 ,  哈拉尔德·吕普肯 ,  马库斯·雷格纳

IPC: G06F1/00 ,  G06F1/04

CPC classification number: G06F9/3885 ,  G06F1/12 ,  G06F11/1658

Abstract: 提出了一种包括至少第一处理单元（12）和第二处理单元（14）的处理装置（10）。所述第一处理单元（12）包括一组第一状态元件（18），所述第二处理单元（14）包括一组第二状态元件（20）。一组同步数据线（34）可以以成对的方式将所述第一状态元件（18）连接到所述第二状态元件（20）。控制单元（16）可以响应于同步请求而控制第一处理单元（12）、第二处理单元（14）和同步数据线（34）以便经由所述同步数据线（34）并行地将第一状态元件（18）的状态复制到第二状态元件（20）。还提出了一种同步处理单元的方法。

公开(公告)号：CN103703427B

公开(公告)日：2016-05-11

申请号：CN201180072400.8

申请日：2011-07-20

Applicant: 飞思卡尔半导体公司

Inventor： 弗拉基米尔·利托夫琴科 ,  哈拉尔德·吕普肯 ,  马库斯·雷格纳

IPC: G06F1/00 ,  G06F1/04

CPC classification number: G06F9/3885 ,  G06F1/12 ,  G06F11/1658

Abstract: 提出了一种包括至少第一处理单元（12）和第二处理单元（14）的处理装置（10）。所述第一处理单元（12）包括一组第一状态元件（18），所述第二处理单元（14）包括一组第二状态元件（20）。一组同步数据线（34）可以以成对的方式将所述第一状态元件（18）连接到所述第二状态元件（20）。控制单元（16）可以响应于同步请求而控制第一处理单元（12）、第二处理单元（14）和同步数据线（34）以便经由所述同步数据线（34）并行地将第一状态元件（18）的状态复制到第二状态元件（20）。还提出了一种同步处理单元的方法。