-
公开(公告)号：CN110024449B
公开(公告)日：2022-05-13
申请号：CN201780072488.0
申请日：2017-11-01
申请人： 高通股份有限公司
IPC分类号： H04W52/02 , G06F12/02 , G11C11/406
摘要： 本公开内容涉及在空闲时段期间，使WiFi片上系统(SOC)的功耗最小化。公开的架构包括用于能够独立加电/断电的WiFi SoC的嵌入式处理器的存储体以及将虚拟地址转换成物理地址并生成异常以处理对没有对应物理地址的虚拟地址的存取的存储器管理单元(MMU)。该架构能够实施需求分页方案，由此因存取不在嵌入式存储器之内的代码/数据造成的MMU错误导致处理器从片外辅助存储器抓取代码/数据。为了使页面错误最小化，该架构在嵌入式处理器的存储器之内存储以短周期反复存取或不容忍存取代码/数据的延迟的WiFi客户端代码/数据。
-
公开(公告)号：CN109997388A
公开(公告)日：2019-07-09
申请号：CN201780072465.X
申请日：2017-11-01
申请人： 高通股份有限公司
IPC分类号： H04W52/02 , G06F12/02 , G11C11/406
摘要： 本公开内容涉及在空闲时段期间，使WiFi片上系统(SOC)的功耗最小化。公开的架构包括用于能够独立加电/断电的WiFi SoC的嵌入式处理器的存储体以及将虚拟地址转换成物理地址并生成异常以处理对没有对应物理地址的虚拟地址的存取的存储器管理单元(MMU)。该架构能够实施需求分页方案，由此因存取不在嵌入式存储器之内的代码/数据造成的MMU错误导致处理器从片外辅助存储器抓取代码/数据。为了使页面错误最小化，该架构在嵌入式处理器的存储器之内存储以短周期反复存取或不容忍存取代码/数据的延迟的WiFi客户端代码/数据。
-
公开(公告)号：CN109983805A
公开(公告)日：2019-07-05
申请号：CN201780072487.6
申请日：2017-11-01
申请人： 高通股份有限公司
IPC分类号： H04W52/02 , G06F12/02 , G11C11/406
摘要： 本公开内容涉及在空闲时段期间，使WiFi片上系统(SOC)的功耗最小化。公开的架构包括用于能够独立加电/断电的WiFi SoC的嵌入式处理器的存储体以及将虚拟地址转换成物理地址并生成异常以处理对没有对应物理地址的虚拟地址的存取的存储器管理单元(MMU)。该架构能够实施需求分页方案，由此因存取不在嵌入式存储器之内的代码/数据造成的MMU错误导致处理器从片外辅助存储器抓取代码/数据。为了使页面错误最小化，该架构在嵌入式处理器的存储器之内存储以小周期反复存取或不容忍存取代码/数据的延迟的WiFi客户端代码/数据。
-
公开(公告)号：CN109997388B
公开(公告)日：2022-05-13
申请号：CN201780072465.X
申请日：2017-11-01
申请人： 高通股份有限公司
IPC分类号： H04W52/02 , G06F12/02 , G11C11/406
摘要： 本公开内容涉及在空闲时段期间，使WiFi片上系统(SOC)的功耗最小化。公开的架构包括用于能够独立加电/断电的WiFi SoC的嵌入式处理器的存储体以及将虚拟地址转换成物理地址并生成异常以处理对没有对应物理地址的虚拟地址的存取的存储器管理单元(MMU)。该架构能够实施需求分页方案，由此因存取不在嵌入式存储器之内的代码/数据造成的MMU错误导致处理器从片外辅助存储器抓取代码/数据。为了使页面错误最小化，该架构在嵌入式处理器的存储器之内存储以短周期反复存取或不容忍存取代码/数据的延迟的WiFi客户端代码/数据。
-
-
公开(公告)号：CN109923531A
公开(公告)日：2019-06-21
申请号：CN201780068640.8
申请日：2017-10-03
申请人： 高通股份有限公司
IPC分类号： G06F13/38
摘要： 公开了双模高速外围组件互连(PCIe)设备中的链路角色确定。就此而言，确定双模PCIe设备的链路角色涉及将双模PCIe设备配置成在根复合体(RC)模式或端点模式中操作。双模PCIe设备首先在RC模式中在基于导线的PCIe链路上执行配置和发起序列。如果基于导线的PCIe链路上的配置和发起序列为不成功，则双模PCIe设备调用随机延迟并在随机延迟期满时切换到端点模式。通过基于配置和发起序列来确定双模PCIe设备的链接角色，动态地将双模PCIe设备配置成在RC模式或端点模式中操作是可能的，从而允许基于各种应用场景的双模PCIe设备的灵活配置。
-
公开(公告)号：CN113841106B
公开(公告)日：2024-06-25
申请号：CN202080036641.6
申请日：2020-05-14
申请人： 高通股份有限公司
IPC分类号： G06F1/3228 , G06F1/3234
摘要： 用于针对外围组件互连快速(PCIE)设备的功率管理的系统和方法，允许PCIE终端在PCIE链路空闲时进入高级低功率状态。这些高级低功率状态可以包括：通过完全关闭在PCIE终端内的功率轨和时钟来放大时钟频率。此外，使用唤醒信号(比如时钟请求(CLKREQ或CLKREQ#)信号)可以允许终端相对快速地醒来并且恢复操作，以便避免用户体验的降级或数据的丢失。
-
公开(公告)号：CN109923531B
公开(公告)日：2023-03-03
申请号：CN201780068640.8
申请日：2017-10-03
申请人： 高通股份有限公司
IPC分类号： G06F13/38
摘要： 公开了双模高速外围组件互连(PCIe)设备中的链路角色确定。就此而言，确定双模PCIe设备的链路角色涉及将双模PCIe设备配置成在根复合体(RC)模式或端点模式中操作。双模PCIe设备首先在RC模式中在基于导线的PCIe链路上执行配置和发起序列。如果基于导线的PCIe链路上的配置和发起序列为不成功，则双模PCIe设备调用随机延迟并在随机延迟期满时切换到端点模式。通过基于配置和发起序列来确定双模PCIe设备的链接角色，动态地将双模PCIe设备配置成在RC模式或端点模式中操作是可能的，从而允许基于各种应用场景的双模PCIe设备的灵活配置。
-
-
公开(公告)号：CN108780436A
公开(公告)日：2018-11-09
申请号：CN201780018924.6
申请日：2017-03-23
申请人： 高通股份有限公司
CPC分类号： H04W52/0209 , G06F1/324 , G06F1/3253 , G06F1/3296 , G06F13/4278 , H04L41/083 , H04L41/0833 , Y02D10/14 , Y02D10/151 , Y02D70/1262 , Y02D70/142 , Y02D70/164 , Y02D70/26
摘要： 公开了用于功率优化的链路速度控制系统。在一个方面，通信链路基于链路利用水平来调节数据传输速度。在第二示例性方面，影响链路速度的一个或多个条件被加权且被综合地评估以确定高效或最优链路速度。通过以此方式调节链路速度，可以使用较低链路速度，并且可实现净功率节省。
-
-
-
-
-
-
-
-
-
搜索结果
13 条记录 (耗时 0.027 秒)
