公开(公告)号：CN117015828A

公开(公告)日：2023-11-07

申请号：CN202280019142.5

申请日：2022-02-09

申请人： 高通股份有限公司

发明人： C·德塞 ,  S·沙玛 ,  A·斯里坎特 ,  P·J·科德利佩特 ,  Y·高

IPC分类号： G11C11/414

摘要： 公开了一种SRAM阵列电路，其中第一行中的阱抽头单元的水平N阱通过P型衬底区域与第二行中的阱抽头单元的水平N阱分离。阱抽头单元包括在P型衬底区域中设置在第一行和第二行中的水平N阱之间的双侧P型阱抽头，该双侧P型阱抽头在SRAM阵列电路中的阱抽头单元的列的两侧上向P型衬底提供接地电压，而不是每侧一个P型阱抽头。没有垂直N阱的阱抽头单元减小了宽度，这对应于SRAM阵列电路的宽度的减小。P型注入区域中的双侧P型阱抽头可以包括向P型衬底提供接地电压的多个折叠指状物。

公开(公告)号：CN115918287B

公开(公告)日：2023-09-08

申请号：CN202180050863.8

申请日：2021-07-09

申请人： 高通股份有限公司

发明人： K·K·奥鲁甘蒂 ,  S·古拉姆 ,  V·B·R·萨穆 ,  P·J·科德利佩特 ,  D·辛格 ,  C·德塞 ,  S·沙玛 ,  A·斯里坎特 ,  Y·高

IPC分类号： H10B10/00

摘要： IC包括第一存储器块、第二存储器块以及在第一存储器块与第二存储器块之间的第一存储器边界单元。第一存储器边界单元包括在该单元的第一侧上的、到第一存储器块的第一存储器核端盖。第一存储器边界单元还包括在该单元的第二侧上的、到第二存储器块的第二存储器核端盖。第二侧与第一侧相对。第一存储器边界单元还包括在第一存储器核端盖与第二存储器核端盖之间的存储器间隙部分。存储器间隙部分在第一存储器核端盖与第二存储器核端盖之间提供间隙。

公开(公告)号：CN115918287A

公开(公告)日：2023-04-04

申请号：CN202180050863.8

申请日：2021-07-09

申请人： 高通股份有限公司

发明人： K·K·奥鲁甘蒂 ,  S·古拉姆 ,  V·B·R·萨穆 ,  P·J·科德利佩特 ,  D·辛格 ,  C·德塞 ,  S·沙玛 ,  A·斯里坎特 ,  Y·高

IPC分类号： H10B10/00

摘要： IC包括第一存储器块、第二存储器块以及在第一存储器块与第二存储器块之间的第一存储器边界单元。第一存储器边界单元包括在该单元的第一侧上的、到第一存储器块的第一存储器核端盖。第一存储器边界单元还包括在该单元的第二侧上的、到第二存储器块的第二存储器核端盖。第二侧与第一侧相对。第一存储器边界单元还包括在第一存储器核端盖与第二存储器核端盖之间的存储器间隙部分。存储器间隙部分在第一存储器核端盖与第二存储器核端盖之间提供间隙。