公开(公告)号：CN116917856A

公开(公告)日：2023-10-20

申请号：CN202280019100.1

申请日：2022-03-09

申请人： 高通股份有限公司

发明人： S·A·米哈伊 ,  A·斯里瓦斯塔瓦 ,  S·沃德瓦

IPC分类号： G06F7/544

摘要： 各个实施例包括用于多比特乘加器(MAC)的设备和方法。一些实施例可以包括具有第一加法器电容器的模拟加法器。该第一加法器电容器可以经由以下操作来将多个单比特MAC输出相加：从多个单比特MAC接收该多个单比特MAC输出；以及存储该多个单比特MAC输出。在一些实施例中，该模拟加法器可基于所存储的多个单比特MAC输出的相加来输出多比特MAC输出。

公开(公告)号：CN117957547A

公开(公告)日：2024-04-30

申请号：CN202280061437.9

申请日：2022-09-13

申请人： 高通股份有限公司

发明人： S·沃德瓦 ,  S·莫汉 ,  R·李 ,  A·斯里瓦斯塔瓦 ,  S·A·米哈伊 ,  J·沈

IPC分类号： G06N3/063 ,  G06F7/544 ,  G06F17/15 ,  G06F15/78 ,  G06N3/0464

摘要： 本公开的某些方面提供了用于高效逐深度卷积的技术。用存算一体(CIM)阵列执行卷积以生成CIM输出，并且将该CIM输出的对应于该CIM输出中的多个输出数据通道中的第一输出数据通道的至少一部分写入数字乘法累加(DMAC)激活缓冲器。从该DMAC激活缓冲器读取该CIM输出的小块，并且从DMAC权重缓冲器读取权重数据。用CIM输出的该小块和该权重数据执行乘法累加(MAC)运算以生成DMAC输出。

公开(公告)号：CN117769711A

公开(公告)日：2024-03-26

申请号：CN202280053688.2

申请日：2022-08-08

申请人： 高通股份有限公司

发明人： R·李 ,  A·斯里瓦斯塔瓦 ,  S·A·米哈伊 ,  S·沃德瓦

IPC分类号： G06N3/063 ,  G06N3/0495 ,  G06N3/04 ,  G06N3/08 ,  G06F15/78

摘要： 本公开的某些方面提供了用于在包括多个位单元的存算一体(CIM)阵列中执行机器学习计算的技术，包括：确定到机器学习模型的输入数据的稀疏性超过输入数据稀疏性阈值；在处理该输入数据之前基于该输入数据的该稀疏性来禁用该CIM阵列中的一个或多个位单元；用该CIM阵列中未禁用的位单元处理该输入数据以生成输出值；基于该稀疏性将补偿应用于该输出值以生成经补偿的输出值；以及输出该经补偿的输出值。