公开(公告)号：CN117727772A

公开(公告)日：2024-03-19

申请号：CN202311830957.4

申请日：2023-12-28

Applicant: 龙腾半导体股份有限公司

Inventor： 王南南 ,  肖晓军 ,  温建功

IPC: H01L29/06 ,  H01L29/78 ,  H01L29/66

Abstract: 本发明公开了一种碳化硅超结MOSFET器件及其制备方法，包括漏极金属、N+型碳化硅衬底、N型碳化硅外延层、N‑型碳化硅外延层、P‑型柱区、P型体区、N+型源区、P+型源区、层间绝缘介质和源极金属，在N型碳化硅外延层远离N+型碳化硅衬底的一端设有纵向沟槽，贯穿N‑型碳化硅外延层和P型体区，底部延伸至N型碳化硅外延层，并由P‑型柱区包裹，沟槽内部有多晶硅，上多晶硅表面被绝缘介质覆盖，下多晶硅被屏蔽栅氧化层包裹，且所有多晶硅被IPO隔离。当器件处于反向耐压状态时，沟槽栅极接零电位或负电位，P‑型柱区和N‑型碳化硅外延横向耗尽，提高击穿电压。P‑型柱区还能保护屏蔽栅氧化层，提高器件可靠性。

公开(公告)号：CN119342871A

公开(公告)日：2025-01-21

申请号：CN202411870007.9

申请日：2024-12-18

Applicant: 龙腾半导体股份有限公司

Inventor： 温建功 ,  杨乐 ,  张朝阳 ,  陈桥梁 ,  郑丽君 ,  尚秋晨

IPC: H10D30/66 ,  H10D62/10 ,  H10D30/01

Abstract: 本发明涉及一种超级结器件终端结构及其制备方法，终端结构包括：至少一个第一P型外延层、若干N型掺杂区、第一N型外延层和若干第二P型外延层；至少一个第一P型外延层、第一N型外延层依次层叠设置；若干N型掺杂区从第一P型外延层的第一表面延伸至第二表面；位于过渡区和终端区的若干N型掺杂区间隔分布，且相邻两层第一P型外延层中的N型掺杂区相接触；若干第二P型外延层间隔分布在第一N型外延层的内部，有源区的若干第二P型外延层与N型掺杂区相接触，过渡区和终端区的第二P型外延层位于相邻两个N型掺杂区之间且与第一P型外延层相接触。该结构解决了终端区和过渡区耐压低于有源区耐压的问题。