公开(公告)号：CN116529656A

公开(公告)日：2023-08-01

申请号：CN202180070960.3

申请日：2021-11-11

Applicant: JVC建伍株式会社

Inventor： 岩佐隆行

IPC: G02F1/01

Abstract: 光节点装置的空间光调制器的多个像素分别包括：第一开关电路和第一信号保持电路，其对正转灰度数据或者反转灰度数据进行采样并保持；以及第二开关电路和第二信号保持电路，其对多个像素的全部以共同的定时对保持在第一信号保持电路的正转灰度数据或者反转灰度数据进行采样并保持一个子帧期间，并且施加给反射电极。空间光调制器驱动部通过使液晶显示元件的公共电极的电压反转而将正负极性的交流电压施加到液晶，将与正转灰度数据和反转灰度数据之间的振幅不同的振幅的电压提供给公共电极。

公开(公告)号：CN111566721A

公开(公告)日：2020-08-21

申请号：CN201880076179.5

申请日：2018-11-19

Applicant: JVC建伍株式会社

Inventor： 岩佐隆行

IPC: G09G3/36 ,  G02F1/133 ,  G09G3/20

Abstract: 根据一个实施方式，液晶显示装置(10)包括多个像素(12)和控制电路，各像素(12)包括第一开关(SW1)、第二开关(SW2)、第一存储部(SM1)、第二存储部(DM2)、液晶显示元件(LC)、以及控制电路，控制电路将保存在分别设置于多个像素(12)的第一存储部(SM1)中的子帧数据一次全部改写为固定数据，并且通过导通分别设置于多个像素(12)的第二开关(SW2)，而将由第一存储部(SM1)保持的固定数据一次全部传送到第二存储部(DM2)。

公开(公告)号：CN112445037B

公开(公告)日：2023-10-24

申请号：CN202010499405.X

申请日：2020-06-04

Applicant: JVC建伍株式会社

Inventor： 岩佐隆行

IPC: G02F1/1362 ,  G02F1/133 ,  G09G3/36 ,  G09G3/00

Abstract: 本发明提供能够迅速执行像素的检查的液晶设备、波长选择光开关装置以及像素检查方法。液晶显示装置具备感测放大器，该感测放大器对正极性多个像素驱动电压与负极性多个像素驱动电压之间的各电位差进行放大，该正极性多个像素驱动电压是从检查对象的行的多个像素读取到数据线(D1+～Dm+)的电压，该负极性多个像素驱动电压是从检查对象的行的多个像素读取到数据线(D1‑～Dm‑)的电压，各像素包括：开关晶体管，切换是否向所对应的正极性数据线输出向像素驱动电极(PE)施加之前的正极性像素驱动电压；以及开关晶体管，切换是否向所对应的负极性数据线提供向像素驱动电极(PE)施加之前的负极性像素驱动电压。

公开(公告)号：CN113228147A

公开(公告)日：2021-08-06

申请号：CN202080007384.3

申请日：2020-01-21

Applicant: JVC建伍株式会社

Inventor： 岩佐隆行

IPC: G09G3/20 ,  G09G3/36 ,  G09F9/30

Abstract: 根据一个实施方式，液晶显示装置(1)，包括：移位寄存器部(161)，依次取入多个像素(12)列数的s位宽的影像信号；单行锁存部(162)，将由移位寄存器部(161)取入的多个影像信号同时输出；比较器部(163)，将从单行锁存部(162)输出的多个影像信号分别转换为多个模拟电压；以及模拟开关部(17)，对是否将多个模拟电压分别提供给多个数据线进行切换，单行锁存部(162)以传输在构成影像信号的多个位信号之中作为最低位的位信号的第1位信号的第1信号线的长度至少比传输作为最高位的位信号的信号线短的方式配置在比较器部(163)的附近。

公开(公告)号：CN102375278B

公开(公告)日：2014-09-03

申请号：CN201110253672.X

申请日：2011-08-24

Applicant: JVC建伍株式会社

Inventor： 岩佐隆行

IPC: G02F1/1362 ,  G02F1/133 ,  G09G3/36

CPC classification number: G09G3/3614 ,  G09G3/002 ,  G09G3/3655 ,  G09G3/3659 ,  G09G3/3688 ,  G09G2300/0814 ,  G09G2300/0823 ,  G09G2300/0852 ,  G09G2310/0259 ,  G09G2320/0209

Abstract: 本发明提供一种液晶显示装置，其通过相对于假想的像素中心线，以线对称配置构成在各像素内的正极性信号侧像素电路部和负极性信号侧像素电路部中相互成为对的电路结构要素和布线，不增大像素间距地对液晶元件施加正常的驱动电压。Vdd布线(102)、Cs1连接布线(104)、数据线Di+用布线(106)等正极性信号侧像素电路部的布线和、Vdd布线(103)、Cs2连接布线(105)、数据线Di+用布线(107)等负极性信号侧像素电路部的布线是配置在线对称位置上的相对像素中心线II-II’彼此对应的布线，因此起到抑制来自左右相邻的像素的Cs1连接布线、或者Cs2连接布线的交调失真的作用。在像素的中心部附近配置数据线Di+用布线(106)以及数据线Di-用布线(107)。

公开(公告)号：CN112445036B

公开(公告)日：2023-10-24

申请号：CN202010494682.1

申请日：2020-06-03

Applicant: JVC建伍株式会社

Inventor： 岩佐隆行

IPC: G02F1/1362 ,  G02F1/133 ,  G09G3/36 ,  G09G3/00

Abstract: 本发明提供一种适于在抑制电路规模增大的同时执行像素的检查的液晶设备及其像素检查方法、以及波长选择光开关装置。液晶显示装置(1)具备将相同列中相邻的两个像素(12_u、12_d)作为一对像素对而构成多个像素对的多个像素(12)，在各像素对中，晶体管(Tr9_u)、晶体管(Tr9_d)根据共用的读出用开关选择信号进行导通断开的控制，该晶体管(Tr9_u)切换是否将写入到一个像素(12_u)的影像信号的电压输出到对应的数据线，晶体管(Tr9_d)切换是否将写入到另一个像素(12_d)的影像信号的电压输出到对应的数据线。

公开(公告)号：CN116157723A

公开(公告)日：2023-05-23

申请号：CN202180060100.1

申请日：2021-09-03

Applicant: JVC建伍株式会社

Inventor： 岩佐隆行

IPC: G02F1/13

Abstract: 光节点装置具备液晶显示装置。各像素具备：第一晶体管，连接在正极性像素数据线与第一保持电容之间，栅极被供给行扫描信号；第二晶体管，连接在负极性像素数据线与第二保持电容之间，栅极被供给行扫描信号；第五晶体管，连接在输入第一保持电容的电压的第一源极跟随电路与像素电极之间，栅极被供给第一控制信号；以及第六晶体管，连接在输入第二保持电容的电压的第二源极跟随电路与像素电极之间，栅极被供给与第一控制信号交替地接通的第二控制信号。第五晶体管和第六晶体管的阈值电压与第一导电型的其它晶体管的阈值电压不同。

公开(公告)号：CN111566721B

公开(公告)日：2022-06-24

申请号：CN201880076179.5

申请日：2018-11-19

Applicant: JVC建伍株式会社

Inventor： 岩佐隆行

IPC: G09G3/36 ,  G02F1/133 ,  G09G3/20

Abstract: 根据一个实施方式，液晶显示装置(10)包括多个像素(12)和控制电路，各像素(12)包括第一开关(SW1)、第二开关(SW2)、第一存储部(SM1)、第二存储部(DM2)、液晶显示元件(LC)，控制电路将保存在分别设置于多个像素(12)的第一存储部(SM1)中的子帧数据一次全部改写为固定数据，并且通过导通分别设置于多个像素(12)的第二开关(SW2)，而将由第一存储部(SM1)保持的固定数据一次全部传送到第二存储部(DM2)。

公开(公告)号：CN112368764A

公开(公告)日：2021-02-12

申请号：CN201980043727.9

申请日：2019-06-13

Applicant: JVC建伍株式会社

Inventor： 岩佐隆行

IPC: G09G3/36 ,  G02F1/133 ,  G09G3/20

Abstract: 根据一个实施方式，液晶显示装置(1)包括针对从检查对象的行的多个像素(12)读取到多个第一数据线(D1+～Dm+)的正极性的多个像素驱动电压(VPE)与从检查对象的行的多个像素(12)读取到多个第二数据线(D1‑～Dm‑)的负极性的多个像素驱动电压(VPE)之间的每一个电位差进行放大的多个感测放大器(SA_1～SA_m)，各像素(12)包括：开关晶体管(Tr9)，切换是否将施加到像素驱动电极(PE)的正极性的像素驱动电压(VPE)输出到对应的第一数据线；以及开关晶体管(Tr10)，切换是否将施加到像素驱动电极(PE)的负极性的像素驱动电压(VPE)输出到对应的第二数据线。

公开(公告)号：CN113950734B

公开(公告)日：2025-04-11

申请号：CN202080043023.4

申请日：2020-05-07

Applicant: JVC建伍株式会社

Inventor： 岩佐隆行

IPC: H01L21/301 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H10D84/03 ,  H10D84/00

Abstract: 半导体晶片(1)包括：矩形状的电路形成区域(CA1)，设置于半导体晶片(1)上；电子电路，形成于电路形成区域(CA1)；第一密封圈(SR1)，以包围电路形成区域(CA1)的外周的方式分别沿着电路形成区域(CA1)的四个外周边形成；以及第二密封圈(SR2)，在电路形成区域(CA1)的四个外周边中的至少一个外周边以外的剩余的外周边与第一密封圈(SR1)并行地形成。