一种多电压区域衬底偏置结构

    公开(公告)号:CN117352509B

    公开(公告)日:2024-07-02

    申请号:CN202311457121.4

    申请日:2023-11-03

    IPC分类号: H01L27/02 G06F30/394

    摘要: 本申请属于芯片设计技术领域,公开了一种多电压区域衬底偏置结构,包括衬底零偏区域和衬底偏置区域;衬底零偏区域和衬底偏置区域均包括多条接触单元阵列;衬底零偏区域的各接触单元阵列中的衬底接触单元均连接到地网络;衬底偏置区域的各接触单元阵列上均设有同相电源线和反相电源线,衬底偏置区域的各衬底接触单元根据自身属性与同相电源线或反相电源线连接;电压产生模块通过同相电源线、反相电源线与多个传感器连接,并根据各传感器获取的环境参数调节同相电源线和反相电源线的电压。本申请能够满足不同电压区域特殊的衬底偏置需求。

    一种用于神经网络训练的电池组样本组织方法及装置

    公开(公告)号:CN117151201A

    公开(公告)日:2023-12-01

    申请号:CN202311077393.1

    申请日:2023-08-24

    摘要: 本申请属于电池技术领域,公开了一种用于神经网络训练的电池组样本组织方法及装置,该方法包括:获取样本电池组的第一时刻采样数据、第二时刻采样数据和训练参数;根据第一时刻采样数据和第二时刻采样数据得到训练电池数据;将训练电池数据和训练参数输入神经网络进行训练,得到训练好的神经网络;获取目标电池组的当前时刻采样数据和上一时刻采样数据;根据当前时刻采样数据和上一时刻采样数据得到目标电池数据;将目标电池数据输入训练好的神经网络,得到预测参数;计算目标电池组与样本电池组的串数比和并数比;基于训练参数、串数比、并数比和预测参数得到目标参数。本申请能够避免额外花大量时间收集用来训练神经网络的多个样本。

    一种芯片测试方法及装置
    3.
    发明公开

    公开(公告)号:CN114994499A

    公开(公告)日:2022-09-02

    申请号:CN202210543048.1

    申请日:2022-05-18

    摘要: 本发明公开了一种芯片测试方法及装置,所述方法包括:实时监测第一服务器下发的数据;当监测到符合预设数据格式的命令数据时,对所述命令数据进行解析,提取第一命令;根据与待测芯片对应的通信协议将所述第一命令转化为对应的第一命令数据包并发送至所述待测芯片,以使所述待测芯片根据所述第一命令数据包执行对应操作。根据待测芯片选择对应的通信协议,将第一服务器发送的命令转化为待测芯片可接收的数据形式执行对应操作,无需开发FLASH操作的特定协议,也不需要引入特定的调试工具,可有效降低对盲封、快封及一些不具备JTAG调试接口的芯片进行测试的难度和成本,能够第一时间将芯片量产,缩短验证测试时间,为芯片的量产提供保障。

    一种数字模拟混合电路中数字版图布局的方法及其装置

    公开(公告)号:CN113723040B

    公开(公告)日:2022-06-03

    申请号:CN202110913296.6

    申请日:2021-08-10

    IPC分类号: G06F30/392

    摘要: 本发明公开了一种数字模拟混合电路中数字版图布局的方法及其装置,该方法包括:根据获取的设计网表和所用工艺的设计规则,分别确定引脚宽度值最大的逻辑单元和最小版图走线设计规则,并对该逻辑单元添加保护环,构建第一标准单元;根据所述第一标准单元和最小版图走线设计规则,对设计网表上记录的逻辑单元添加保护环,创建标准单元库;根据待布局的数字模拟混合电路中的各数字模块,调用标准单元库,构建版图模块,完成对数字模拟混合电路中的数字版图进行布局。本发明能对标准单元库调取数字模拟混合电路中所需标准单元,构建版图模块,提交至顶层版图设计师进行规划芯片布局,解决了版图设计上的反复迭代,从而降低芯片设计效率的问题。

    一种数字版图布局设计方法及装置

    公开(公告)号:CN113792517A

    公开(公告)日:2021-12-14

    申请号:CN202111057662.9

    申请日:2021-09-09

    IPC分类号: G06F30/392 G06F30/394

    摘要: 本发明公开了一种数字版图布局设计方法及装置,包括:在全芯片版图中规划初始数字版图;提取初始数字版图中的引脚位置信息和版图尺寸信息;将版图尺寸信息转换为第一脚本,将信号传递的引脚位置信息转换为第二脚本,将电源供电的引脚信息转换为第三脚本;通过加载第一脚本,确定初始数字版图在全芯片版图中的实际区域,通过加载第二脚本,调整初始数字版图中的引脚位置,通过加载第三脚本,确定初始数字版图的电源网络布线,得到数字版图布局。本发明实施例通过对三个脚本的加载以确定数字版图的实际区域、调整数字版图的引脚位置以及实现电源网络布线,能够有效避免信息的缺漏和误传,从而能够得到精确的数字版图布局。

    一种晶圆钝化层缺陷的检测方法

    公开(公告)号:CN111710618B

    公开(公告)日:2021-10-12

    申请号:CN202010683335.3

    申请日:2020-07-15

    IPC分类号: H01L21/66 G01N21/95

    摘要: 本发明提供了一种晶圆钝化层缺陷的检测方法,包括以下步骤:(1)设计文件导入阶段中,在晶圆划片槽区域插入检测电路结构;在晶圆WAT测试阶段中,测试晶圆中该检测电路结构的电容前值和电阻前值;(2)将步骤(1)所述晶圆进行压力蒸煮后,对晶圆表面进行清洁;(3)将步骤(2)清洁后的晶圆再次对相同划片槽区域进行WAT测试,得到的电容后值和电阻后值与步骤(1)所得前值进行对比,即可判断晶圆钝化层是否存在缺陷。该方法改善了目前仪器分辨率和检测范围的局限性导致的低钝化层缺陷发现率,降低了抽检过程的漏检率。同时,该检测方法可适用于各尺寸的晶圆上的抽检及晶圆厂中的定期常规检测。

    一种基于zetag云标签的物流追踪方法及系统

    公开(公告)号:CN111967831B

    公开(公告)日:2021-10-08

    申请号:CN202010926745.6

    申请日:2020-09-04

    IPC分类号: G06Q10/08 G06K17/00

    摘要: 本发明公开了一种基于zetag云标签的物流追踪方法及系统,所述方法包括:将若干个zetag云标签定时上报的zetag数据发送至所属的zetag‑ap设备中;在所述zetag‑ap设备接收所述zetag数据后,获取所述zetag‑ap设备的当前定位信息和时间信息,并将所述定位信息、所述时间信息和所述zetag数据汇总至预设的zetag协议,生成得到第一物流信息后发送至云服务平台;通过所述云服务平台对接收的所述第一物流信息进行物流信息识别,识别生成若干个个人物流信息并更新至对应的用户账号,完成物流的实时追踪。本发明采用可循环回收利用的zetag云标签和云服务平台实现物流信息的及时更新,解决现有技术需要在仓库和中转站等地方通过人工扫描方式更新物流信息的问题,提高物流信息更新的实时性和效率。

    一种中心频率自校准的低功耗带通放大电路

    公开(公告)号:CN113098402A

    公开(公告)日:2021-07-09

    申请号:CN202110266253.3

    申请日:2021-03-11

    IPC分类号: H03F1/02 H03F1/32

    摘要: 本发明涉及一种中心频率自校准的低功耗带通放大电路,包括依次电连接的前向放大模块、输出反馈模块及校准模块;所述前向放大模块呈低通特性,用于对输入信号进行放大;所述输出反馈模块呈高通特性,用于对低频信号进行抑制;所述前向放大模块与所述输出反馈模块构成带通放大电路,所述校准模块用于对所述带通放大电路工作时的中心频率进行校正。本发明中前向放大电路和输出反馈电路的输入级独立,输出级共享,电路结构简单,功耗低;电阻和电容的串联网络作为放大器的输出负载,并将电容上的信号反馈到输入级,形成高通网络;RC校准电路可以保证带通放大电路的中心频率不随工艺偏差而偏移,满足了实际应用需求。

    一种检测LC谐振频率的振荡器电路

    公开(公告)号:CN113092856A

    公开(公告)日:2021-07-09

    申请号:CN202110266687.3

    申请日:2021-03-11

    IPC分类号: G01R23/02 G01R1/30 G01R15/00

    摘要: 本发明涉及一种检测LC谐振频率的振荡器电路,包括与供电模块电连接的LC谐振腔、正反馈放大电路及启动电路;所述电源模块用于向所述正反馈放大电路提供偏置电流,所述正反馈放大电路用于对所述LC谐振腔的谐振频率进行检测与调整,所述启动电路用于向所述正反馈放大电路提供启动电信号。本发明解决了传统反馈结构的振荡电路一般需要用到运算放大器,电路结构相对比较复杂,功耗也比较高等问题。负阻结构的电路结构比较简单,但需要双端口输入,给应用带来很多限制的问题,本发明结构简单、功耗低、启动快速,可以节省管脚资源,提高应用灵活性,满足了实际应用需求。

    一种时钟延时链延时的检测方法、系统及电子设备

    公开(公告)号:CN112241614B

    公开(公告)日:2021-05-18

    申请号:CN202011074440.3

    申请日:2020-10-09

    IPC分类号: G06F30/3315 G06F117/04

    摘要: 本发明实施例涉及一种时钟延时链延时的检测方法、系统及电子设备,所述方法包括以下步骤:获取延时链的延时路径时序;根据所述延时路径时序,获取每级延时模块与前一级延时模块的延时差;根据所述延时差,获取所述延时差的平均值;将所述延时差和所述均值做差,获得修正差值;将所述修正差值与标准修正值比对,反馈比对结果。本发明实施例通过将每级延时单元延时总和作为该级延时差,能够更加准确的反应延时链总延时,并针对每级增加的延时差有更准确的技术,以此更准确地判断每级延时链的延时是否均衡。而且本申请不需要对设计逻辑做切割,也不需要做定制模块堆叠,即节省人力物力,又提高了延时链参数实现的精准度。